IEEE Transactions on Electron Devices

A new experimental technique for evaluating the position of the oxide weak spot responsible for the stress-induced leakage current (SILC) in flash memories is presented. The oxide field along the channel is modified by drain biasing, and the gate current is then monitored. The position of the leakage spot can be determined by the shift in the gate current-voltage (I-V) characteristics. Experimental results on flash memory arrays reveal a strong localization of SILC in correspondence of the drain junction, due to the cooperation effects of program/erase (P/E) operations. The technique can be used to optimize the P/E conditions for maximum device reliability.

Phân tích mô hình các đặc tính tín hiệu lớn của các transistor vận chuyển electron cao GaN-Al/sub x/Ga/sub 1-x/N (HEMTs), đặc biệt tập trung vào sự méo môđun (IMD) và điểm giao cắt bậc ba. Do tính phi tuyến phụ thuộc nhiều vào hành vi vận chuyển của các hạt tải, một chế độ mô phỏng số dựa trên phương pháp Monte Carlo (MC) đã được áp dụng. Mục tiêu là xác định các thông số và mối tương quan giữa chúng với mục tiêu thiết lập giới hạn tối ưu nhằm cải thiện hiệu suất vi sóng. Một trường hợp được nêu ra để tăng tỷ lệ mol cho lớp rào cản, giảm chiều dài quá cảnh, và giới thiệu một lớp AlN mỏng tại giao diện để giảm thiểu quá trình chuyển giao không gian thực nhằm nâng cao hiệu suất thiết bị. Cuối cùng, các dự đoán về hành vi phi tuyến và IMD ở nhiệt độ cao đã được thực hiện bằng cách tiến hành các mô phỏng MC ở 600 K. Trong quá trình này, một trường hợp thuận lợi được đưa ra cho hệ thống GaN như một ứng cử viên tiềm năng cho các ứng dụng vi sóng và RF ở nhiệt độ cao.

This paper describes the application of the drift-diffusion model in order to illustrate the operation of the quantum dot intermediate band solar cell (QD-IBSC) and its validity limits. The main particularities of the model arise from the fact that the intermediate band solar cell (IBSC) is a two-minority carrier device. The role of the current transport in the IB is discussed, providing the beneficial conditions in which this current approaches zero. The electric field is also related to the current density in the intermediate band. The conditions in which the contribution of the electron and hole drift currents is small when compared to the total current are discussed. The description of the operation of the cell is aided by means of a numerical example.

We investigated the impact of latent plasma-induced damage (PID) on the reliability of nMOSFETs with small gate area and gate-oxide thickness of 3.2 nm. To this purpose, we stressed 1500 devices with different antenna areas by using a staircase-like stress voltage and by monitoring the gate leakage at the gate voltage V/sub G/=+2 V. The stress was always stopped because of an abrupt jump in the gate current. The statistics obtained for the breakdown current are characterized by two different oxide-breakdown modes. The first is the well-known hard breakdown (HB), while the second one, which we called micro breakdown (MB), can be modeled as a double trap-assisted tunneling (D-TAT) mechanism and is characterized by a very small leakage current (around 100 pA at the gate voltage V/sub G/=2 V). In devices with large antenna, i.e., more prone to be damaged by plasma processing, the number of microbroken oxides is larger and breakdown occurs at lower voltages than in reference devices (non plasma damaged). Conversely, the hard breakdown statistics shows only a weak dependence on the gate antenna ratio of plasma damaged devices. This has been explained by considering the intrinsic nature of latent plasma-induced oxide defects, linked to the different generation mechanisms involved in micro breakdown and hard breakdown phenomena.