Transistors là gì? Các công bố khoa học về Transistors

Cấu trúc tiếp xúc ohmic Cr/graphene xử lý bằng dung dịch được áp dụng trên transistor có độ linh động điện tử cao (HEMT) AlGaN/GaN. Thiết bị transistor thể hiện đặc tuyến dẫn ohmic trong dải điện áp máng-nguồn từ -4 V đến 4 V với mật độ điện trở tiếp xúc tính toán là 2,5 mΩ·cm². Giải pháp loại bỏ hoàn toàn khâu ủ nhiệt cao truyền thống, tạo điều kiện thuận lợi cho sản xuất linh kiện vi điện tử công suất.

Kỹ thuật tạo tiếp xúc ohmic không xử lý nhiệt được khảo sát trên transistor độ linh động điện tử cao (HEMT) AlGaN/GaN. Nhờ màng graphene phủ dung dịch kết hợp Cr, bóng bán dẫn đạt đặc tính máng ohmic trong dải điện áp -4 V đến 4 V với điện trở tiếp xúc 2,5 mΩ·cm². Phương pháp góp phần đơn giản hóa quy trình chế tạo linh kiện bán dẫn công suất, dù độ bền tiếp xúc ở nhiệt độ cao cần được đánh giá thêm.

Mô phỏng phần mềm ADS trên bóng bán dẫn MP2500S được triển khai để tối ưu hóa kích thước cực cổng và điện áp phân cực. Khi khảo sát độ rộng cổng từ 2×75 µm đến 8×125 µm ở dải 14–14,5 GHz, điểm làm việc chế độ AD giúp tăng rõ rệt hiệu suất chuyển đổi công suất đầu ra. Nghiên cứu cung cấp phương pháp định cỡ transistor GaN HEMT tối ưu, đồng thời lưu ý rủi ro tổn hao do dòng rò và hiệu ứng tự phát nhiệt.

Thiết kế và chế tạo transistor cổng điện phân đa cực (MTEGT) tích hợp cơ chế pha tạp tĩnh điện và điện hóa cho hệ thống reservoir computing. Linh kiện đạt dải điều chỉnh động học rộng 10² cùng độ tuyến tính cao, giúp dự đoán chuỗi thời gian với sai số chỉ 0,002. Công trình giải quyết trở ngại tích hợp memristor trong phần cứng thần kinh, dù cần kiểm chứng thêm quy mô lớn.

Chế tạo thực nghiệm quang transistor hữu cơ (OPT) tự phục hồi dựa trên cấu trúc transistor điện hóa màng hydrogel dẫn điện có kênh thể tích. Thiết bị tự phục hồi trong 100 ms sau tổn hại, đạt độ nhạy 1,75 × 10¹² Jones và độ đáp ứng quang 1,01 × 10⁵ A/W. Cấu trúc kênh thể tích vượt trội hơn linh kiện hiệu ứng trường thông thường, dù độ bền mỏi uốn cần thử nghiệm thêm.

Kỹ thuật in phun trực tiếp được ứng dụng để chế tạo mạch transistor toàn polymer từ các dung dịch dẫn điện, cách điện và bán dẫn. Phương pháp định hình năng lượng bề mặt đế giúp thu hẹp kênh dẫn xuống 5 µm, đạt độ linh động 0,02 cm²/(V·s) và tỷ số dòng bật-tắt 10⁵. Kết quả mở ra tiềm năng vi mạch hữu cơ giá rẻ, dù quá trình in liên tục còn phụ thuộc vào kiểm soát giọt dung dịch.

Tổng quan hệ thống phân tích các hệ liên hợp π-conjugated gồm phân tử nhỏ và polymer ứng dụng trong transistor hiệu ứng trường hữu cơ. Tác giả tổng hợp mối liên hệ giữa cấu trúc phân tử, hình thái màng mỏng và cơ chế vận chuyển hạt tải giữa các linh kiện loại n và p. Nhóm nghiên cứu đề xuất định hướng thiết kế vật liệu nhằm tối ưu hiệu suất dẫn truyền, song ghi nhận độ bền trong khí quyển vẫn là rào cản lớn.

Polymer dẫn truyền electron kênh n với độ hòa tan 60 g/l được phát triển cho transistor màng mỏng hữu cơ in được. Linh kiện cổng đỉnh trên đế nhựa đạt độ linh động electron 0,45–0,85 cm²/(V·s) trong không khí, cho phép chế tạo bộ nghịch lưu với độ lợi 25–65. Thực nghiệm ghi nhận khả năng gia công đa dạng của vật liệu, dù việc duy trì tính ổn định khi in diện tích lớn vẫn cần hoàn thiện.

Tổng hợp tiến trình phát triển của transistor màng mỏng oxit bán dẫn vùng cấm rộng dùng trong màn hình trong suốt. Tài liệu phân tích kỹ thuật lắng đọng pha hơi và xử lý dung dịch cho linh kiện loại n, đồng thời đánh giá oxit đồng và oxit thiếc loại p phục vụ tích hợp vi mạch CMOS. Nhóm tác giả đề xuất giải pháp chế tạo linh kiện trên giấy và đế dẻo, dù độ linh động của kênh loại p vẫn cần tối ưu thêm.

Khảo sát thực nghiệm transistor hiệu ứng trường chế tạo từ các ống nano carbon đơn tường và đa tường riêng lẻ. Kết quả ghi nhận cơ chế dẫn truyền do lỗ trống chi phối, với độ dẫn của thiết bị đơn tường biến thiên hơn 5 bậc độ lớn theo điện áp cổng ở nhiệt độ phòng. Thực nghiệm xác thực khả năng đóng ngắt của ống nano, đồng thời chỉ ra ống đa tường chỉ hoạt động khi bị biến dạng cấu trúc sụp đổ.

Khảo sát mô phỏng TCAD được thực hiện nhằm phân tích transistor hiệu ứng trường dị hợp p-NiO/n-Ga2O3 ở chế độ tăng cường. Dòng cực máng trong transistor tăng gấp 3 lần khi rút ngắn khoảng cách cổng-máng từ 8 µm xuống 1 µm, đồng thời linh kiện đạt điện áp ngưỡng dương khi nồng độ chất nhận vượt mức 1,0×10¹⁸ cm⁻³. Kết quả đề xuất giải pháp kiểm soát tiếp giáp dị thể cho thiết bị đóng cắt công suất cao, dẫu cần bổ sung kiểm chứng thực nghiệm.

Giải pháp tối ưu thiên áp và hình học cổng được nghiên cứu trên bóng bán dẫn GaN HEMT mã hiệu MP2500S. Các cấu hình độ rộng cực cổng từ 2×75 µm đến 8×125 µm ở dải 14–14,5 GHz cho thấy phân cực AD cải thiện vượt trội hiệu suất sử dụng công suất. Đề xuất này định hướng chọn kích cỡ transistor vi mạch hiệu quả, song kích thước cổng quá lớn dễ phát sinh dòng rò và hiện tượng bẫy tích điện.

Mô hình hóa và mô phỏng số cấu trúc transistor hiệu ứng trường dây nano silicon (SiNW-FET) giải phương trình Schrödinger-Poisson kết hợp hàm Green không cân bằng NEGF trên Matlab. Kết quả khảo sát tính toán chính xác đặc trưng dòng điện - điện thế theo biến thiên độ dài kênh, độ dày oxit cổng và nồng độ pha tạp bán dẫn, giúp hạn chế hiệu ứng kênh ngắn. Phương pháp cung cấp công cụ mô phỏng chuẩn xác cho thiết kế linh kiện nano, dù cần thêm thực nghiệm chế tạo đối chứng.