Sự khác biệt cơ bản giữa transistor lưỡng cực (BJT) và transistor hiệu ứng trường (MOSFET) là gì?

BJT là linh kiện điều khiển bằng dòng điện chạy qua cực bazơ (current-controlled), trong khi MOSFET là linh kiện điều khiển bằng điện thế đặt lên cực cổng cách điện (voltage-controlled), tiêu thụ công suất tĩnh cực thấp.

Cấu trúc CMOS (Complementary Metal-Oxide-Semiconductor) mang lại lợi thế vượt trội nào?

CMOS kết hợp cặp transistor nMOS và pMOS bổ sung cho nhau, chỉ tiêu thụ năng lượng đáng kể trong quá trình chuyển trạng thái logic (switching), giúp giảm thiểu nhiệt lượng tỏa ra trên các vi xử lý mật độ cao.

Định luật Moore và giới hạn vật lý bán dẫn hiện đại liên quan thế nào đến transistor?

Định luật Moore dự đoán số lượng transistor trên một chip tăng gấp đôi sau mỗi 18-24 tháng; hiện nay kích thước cổng transistor đạt mức vài nanomet đang đối mặt với hiệu ứng xuyên hầm lượng tử, thúc đẩy chuyển dịch sang kiến trúc FinFET và GAA-FET.

Transistors là gì? Các công bố khoa học về Transistors

Transistor (transistor / semiconductor device) là linh kiện bán dẫn ba cực cơ bản dùng để khuếch đại hoặc đóng - ngắt tín hiệu điện tử và năng lượng điện, là khối cấu trúc nền tảng không thể thiếu của mọi vi mạch tích hợp (IC) và bộ vi xử lý hiện đại. Kể từ khi được phát minh tại Phòng thí nghiệm Bell năm 1947 bởi John Bardeen, Walter Brattain và William Shockley, transistor đã mở ra cuộc cách mạng công nghệ số, làm thay đổi căn bản nền văn minh nhân loại từ các thiết bị thu phát vô tuyến thô sơ đến các siêu máy tính lượng tử và hệ thống trí tuệ nhân tạo đương đại.

Nguyên lý Vật lý Bán dẫn Nền tảng

Hoạt động của transistor dựa trên tính chất dẫn điện có thể điều khiển được của vật liệu bán dẫn (chủ yếu là silic $Si$ , gecmani $Ge$ , hoặc gali arsenua $GaAs$ ) thông qua quá trình pha tạp chất (doping) để tạo ra các vùng bán dẫn loại p (giàu hạt mang điện lỗ trống) và loại n (giàu hạt mang điện electron tự do). Khi tiếp xúc p-n được hình thành, vùng nghèo (depletion region) xuất hiện kèm theo hàng rào điện thế nội tại ngăn cản dòng hạt tải điện.

Bằng cách áp đặt một điện áp điều khiển từ bên ngoài lên cực thứ ba, ta có thể điều chỉnh độ rộng của vùng nghèo, độ cao của hàng rào thế năng hoặc mật độ hạt tải điện cảm ứng trong kênh dẫn, từ đó kiểm soát dòng điện chạy qua hai cực còn lại với độ nhạy cực cao và tốc độ chuyển mạch tính bằng pico-giây.

Hai Dòng Họ Transistor Cốt lõi: BJT và MOSFET

Công nghệ bán dẫn phân chia transistor thành hai họ linh kiện chính với cấu trúc và cơ chế điều khiển khác biệt hoàn toàn:

Đặc tính kỹ thuật	Transistor Lưỡng cực (BJT)	Transistor Hiệu ứng Trường (MOSFET)
Các cực chức năng	Emitter (E - Phát), Base (B - Gốc), Collector (C - Góp)	Source (S - Nguồn), Gate (G - Cổng), Drain (D - Máng), Body/Substrate (Đế)
Cơ chế điều khiển	Điều khiển bằng dòng điện: dòng điện cực bazơ nhỏ ( $I_B$ ) điều khiển dòng điện collector lớn (I_C = eta I_B)	Điều khiển bằng điện áp: điện thế cực cổng ( $V_{GS}$ ) tạo điện trường điều khiển độ dẫn kênh dẫn giữa S và D
Hạt tải điện tham gia	Lưỡng cực: cả electron tự do và lỗ trống đều tham gia dẫn điện	Đơn cực: chỉ có một loại hạt tải đa số (electron trong nMOS hoặc lỗ trống trong pMOS)
Trở kháng đầu vào	Thấp (hàng chục đến hàng trăm kilo-ohm) do tiếp xúc B-E phân cực thuận	Rất cao (hàng giga-ohm do lớp cách điện oxit $SiO_2$ hoặc high-k)
Công suất tiêu tán tĩnh	Tương đối cao do luôn có dòng cực Base chạy qua liên tục	Cực kỳ thấp (gần bằng không ở trạng thái nghỉ không chuyển mạch)
Lĩnh vực ứng dụng ưu tiên	Mạch khuếch đại tương tự tần số cao, mạch công suất âm thanh, bộ điều tốc analog	Vi xử lý số, bộ nhớ máy tính (SRAM, DRAM), mạch logic số CMOS mật độ cao

Công nghệ CMOS và Tầm quan trọng trong Vi mạch Số

Sự kết hợp giữa transistor nMOS và pMOS thành cấu trúc CMOS (Complementary Metal-Oxide-Semiconductor) là bước đột phá kỹ thuật vĩ đại nhất của công nghiệp vi điện tử. Trong cổng logic CMOS, hai transistor mắc nối tiếp giữa nguồn cấp điện ( $V_{DD}$ ) và đất ( $GND$ ). Tại bất kỳ trạng thái logic ổn định nào (mức 0 hoặc mức 1), luôn có một transistor ở trạng thái đóng (ngắt hoàn toàn), do đó không có đường dẫn dòng điện một chiều từ nguồn xuống đất. Mạch chỉ tiêu thụ năng lượng đáng kể trong quá trình nạp và xả tụ ký sinh khi chuyển trạng thái (dynamic power dissipation):

P_{dynamic} = lpha C_L V_{DD}^2 f

Trong đó lpha là hệ số hoạt động, $C_L$ là điện dung tải, $V_{DD}$ là điện áp nguồn và $f$ là tần số xung nhịp đồng hồ. Nhờ ưu điểm tiêu thụ điện cực thấp này, hàng chục tỷ transistor có thể được tích hợp trên một con chip silicon diện tích chỉ vài centimet vuông mà không làm chip bị tan chảy vì nhiệt lượng tỏa ra.

Định luật Moore và Giới hạn Vật lý Bán dẫn Thu nhỏ

Định luật Moore - do Gordon Moore đưa ra năm 1965 - dự báo số lượng transistor trên một vi mạch diện tích xác định sẽ tăng gấp đôi xấp xỉ sau mỗi 18 đến 24 tháng. Quy luật này đã thúc đẩy sự tiến bộ vượt bậc của máy tính suốt nửa thế kỷ. Tuy nhiên, khi kích thước cổng transistor thu nhỏ xuống dưới ngưỡng 10 nm, các hiện tượng vật lý lượng tử bất lợi xuất hiện phá vỡ quy luật Dennard scaling truyền thống:

Dòng rò lượng tử qua cổng (Quantum Tunneling): Lớp cách điện cổng oxit mỏng chỉ vài lớp nguyên tử khiến electron tự do xuyên hầm trực tiếp, gây hao tổn điện năng nghiêm trọng ngay cả khi transistor ở trạng thái tắt.
Hiệu ứng kênh ngắn (Short-Channel Effects - SCE): Điện thế cực máng xâm nhập và làm suy giảm hàng rào thế năng cực cổng (Drain-Induced Barrier Lowering - DIBL), khiến cực cổng mất dần khả năng khóa dòng điện ngắt hoàn toàn.

Sự Tiến hóa Kiến trúc: Từ Transistor Phẳng 2D đến FinFET và GAA-FET

Để khắc phục các hạn chế lượng tử trên, ngành công nghiệp bán dẫn toàn cầu đã thực hiện cuộc cách mạng chuyển đổi hình học cấu trúc transistor từ 2 chiều sang 3 chiều:

Công nghệ điện môi High-k và Cổng kim loại (HKMG): Thay thế lớp oxit silic $SiO_2$ truyền thống bằng hợp chất hafni oxit ( $HfO_2$ ) có hằng số điện môi cao, cho phép tăng chiều dày vật lý để chặn dòng rò xuyên hầm trong khi vẫn duy trì điện dung tương đương cao.
Kiến trúc FinFET (Fin Field-Effect Transistor): Kênh dẫn được dựng đứng thành một vây mỏng 3 chiều bằng silicon, được cực cổng bao bọc ở ba mặt. Cấu trúc vây giúp cực cổng kiểm soát điện trường vượt trội, triệt tiêu dòng rò dưới kênh và cho phép thu nhỏ tiến trình từ 22 nm xuống đến 5 nm.
Kiến trúc GAA-FET / Nanosheet (Gate-All-Around): Là bước tiến hóa tiếp theo cho các tiến trình 3 nm, 2 nm và dưới 2 nm (được Samsung thương mại hóa dưới tên MBCFET và Intel dưới tên RibbonFET). Kênh dẫn gồm nhiều tấm nano silicon xếp chồng nằm ngang, cực cổng bao bọc hoàn toàn 360 độ xung quanh mỗi tấm nano, tối đa hóa diện tích tiếp xúc điện trường và dòng dẫn bão hòa trên mỗi đơn vị diện tích chip.

Vật liệu Bán dẫn Mới và Xu hướng Tương lai

Bên cạnh vi xử lý số silicon, các họ transistor công suất cao sử dụng vật liệu bán dẫn vùng cấm rộng (Wide Bandgap - WBG) như Gali Nitrua ( $GaN$ ) và Silic Cacbua ( $SiC$ ) đang tạo nên bước nhảy vọt trong công nghệ trạm sạc xe điện, biến tần năng lượng tái tạo và trạm thu phát sóng 5G/6G nhờ khả năng chịu điện áp đánh thủng cao hơn gấp 10 lần và hoạt động ở nhiệt độ trên 200°C. Ở chân trời tương lai, transistor vật liệu 2D (graphene, MoS2) và transistor ống nano carbon (CNT) hứa hẹn sẽ đưa công nghệ bán dẫn tiến tới giới hạn cận phân tử của bảng tuần hoàn hóa học.