Công nghệ vi xử lý là gì? Kiến trúc và bán dẫn

Công nghệ vi xử lý là lĩnh vực khoa học và kỹ thuật bao gồm thiết kế kiến trúc, công nghệ bán dẫn và quy trình chế tạo các bộ vi xử lý đóng vai trò đơn vị xử lý trung tâm trong hệ thống máy tính. Lĩnh vực này tích hợp sâu rộng các nguyên lý từ kiến trúc máy tính, lý thuyết tập lệnh, kỹ thuật thiết kế vi mạch tích hợp cỡ rất lớn đến vật lý chất rắn và công nghệ quang khắc bán dẫn. Bài viết phân tích toàn diện ranh giới phân loại phần cứng, lịch sử tiến hóa, kiến trúc tập lệnh, kỹ thuật vi kiến trúc, công nghệ chế tạo bán dẫn, các rào cản vật lý cốt lõi, mô hình điện toán dị thể, thực trạng chiến lược bán dẫn tại Việt Nam và các hướng phát triển thế hệ mới.

Định nghĩa và ranh giới phân loại

Trong hệ thống phần cứng số hiện đại, việc phân định chính xác ranh giới kỹ thuật giữa bộ vi xử lý, vi điều khiển và hệ thống trên một vi mạch có ý nghĩa then chốt để xác định cấu trúc phần cứng và phạm vi ứng dụng chuyên biệt.

• Bộ vi xử lý (Microprocessor, CPU): Là một vi mạch tích hợp bán dẫn số chứa đơn vị điều khiển, khối số học logic và hệ thống thanh ghi. Bộ vi xử lý không tích hợp sẵn khối nhớ làm việc dung lượng lớn hay các mạch điều khiển ngoại vi trên cùng một đế bán dẫn đơn lẻ, mà đòi hỏi kết nối với bộ nhớ truy xuất ngẫu nhiên và các vi mạch ngoại vi gắn ngoài thông qua hệ thống đường truyền bus dữ liệu và địa chỉ. Bộ vi xử lý được tối ưu hóa cho các tác vụ tính toán đa năng, xử lý luồng công việc phức tạp với thông lượng và hiệu năng tính toán cao.
• Vi điều khiển (Microcontroller Unit, MCU): Là cấu trúc vi mạch tích hợp hoàn chỉnh bao gồm một hoặc nhiều lõi xử lý trung tâm, bộ nhớ chương trình bất biến, bộ nhớ dữ liệu khả biến và các khối ngoại vi điều khiển tín hiệu như bộ chuyển đổi tương tự sang số, bộ định thời và các cổng giao tiếp nối tiếp trên cùng một phiến bán dẫn duy nhất. Vi điều khiển hướng tới việc tối ưu hóa mức tiêu thụ năng lượng, giảm kích thước và chi phí sản xuất, phục vụ điều khiển chuyên dụng trong hệ thống nhúng và thiết bị gia dụng thời gian thực.
• Hệ thống trên một vi mạch (System-on-Chip, SoC): Là kiến trúc vi mạch phức hợp tích hợp toàn bộ các hệ thống con của một máy tính hoàn chỉnh lên một đế bán dẫn duy nhất. Cấu trúc SoC bao gồm các lõi xử lý trung tâm đa năng, bộ xử lý đồ họa, bộ xử lý thần kinh, modem truyền thông không dây, bộ điều khiển bộ nhớ và bộ xử lý tín hiệu số. SoC là nền tảng điện toán chủ đạo trên các thiết bị di động thông minh, máy trạm di động và hệ thống tính toán biên.

Tiêu chí kỹ thuật	Bộ vi xử lý (CPU)	Vi điều khiển (MCU)	Hệ thống trên vi mạch (SoC)
Trọng tâm kiến trúc	Hiệu năng tính toán đa nhiệm phức tạp	Điều khiển thời gian thực và tiết kiệm điện	Tích hợp toàn diện đa hệ thống con
Tích hợp bộ nhớ RAM/ROM	Chỉ chứa bộ nhớ đệm cache, cần RAM ngoài	Tích hợp trực tiếp trên cùng một phiến bán dẫn	Tích hợp bộ điều khiển, chia sẻ trong gói hoặc trên đế
Ngoại vi chuyên dụng	Phụ thuộc vào chipset và bus kết nối ngoài	Tích hợp sẵn bộ định thời, giao tiếp nối tiếp	Tích hợp bộ xử lý đồ họa, kết nối mạng và cảm biến
Mức tiêu thụ công suất	Từ vài chục watt đến hàng trăm watt	Từ microwatt đến vài watt	Từ vài watt đến vài chục watt
Ứng dụng điển hình	Máy tính cá nhân, máy chủ trung tâm dữ liệu	Ô tô, điều khiển công nghiệp, thiết bị gia dụng	Điện thoại thông minh, máy tính bảng, xe tự hành

Lịch sử phát triển và các mốc tiến hóa then chốt

Lịch sử công nghệ vi xử lý là chuỗi liên tục các bước nhảy vọt về mật độ tích hợp bóng bán dẫn, thay đổi cấu trúc vi kiến trúc và tinh giản tập lệnh nhằm vượt qua các giới hạn vật lý bán dẫn.

• Năm 1971 (Kỷ nguyên vi xử lý đơn phiến ra đời): Bộ vi xử lý thương mại 4-bit đầu tiên trên thế giới mang tên Intel 4004 được sáng chế bởi Federico Faggin, Marcian Hoff, Stanley Mazor và Masatoshi Shima. Vi mạch này được sản xuất trên tiến trình công nghệ cổng silicon pMOS 10 µm, tích hợp 2.300 bóng bán dẫn, hoạt động ở tần số xung nhịp 740 kHz và có khả năng thực hiện hàng vạn phép tính mỗi giây (Faggin và cs., 1996). Mốc lịch sử này đánh dấu sự chuyển đổi mang tính thời đại từ các mạch điện tử logic rời rạc sang điện toán vi mạch khả trình.
• Năm 1978 (Nền tảng kiến trúc x86): Bộ vi xử lý 16-bit Intel 8086 ra đời, tích hợp 29.000 bóng bán dẫn trên tiến trình 3 µm (Morse và cs., 1980). Kiến trúc tập lệnh của 8086 đã khai sinh dòng kiến trúc x86, đặt nền móng kiến trúc vững chắc cho toàn bộ ngành công nghiệp máy tính cá nhân và máy chủ toàn cầu trong nhiều thập kỷ.
• Năm 1985 (Khởi đầu kiến trúc RISC di động): Vi xử lý ARM1 đầu tiên do công ty Acorn Computers phát triển hoàn thiện, đặt ra triết lý thiết kế tập lệnh rút gọn với cấu trúc mạch đơn giản, tối ưu hóa triệt để hiệu quả sử dụng năng lượng trên mỗi chỉ lệnh (Hennessy và Patterson, 2019). Kiến trúc ARM sau đó phát triển thành kiến trúc bán dẫn chi phối hầu như toàn bộ thị trường thiết bị di động, cảm biến nhúng và điện toán biên toàn cầu.
• Năm 2010 (Kỷ nguyên kiến trúc tập lệnh mở): Dự án nghiên cứu kiến trúc tập lệnh RISC-V được khởi xướng chính thức tại Đại học California, Berkeley bởi Krste Asanović và David Patterson (Hennessy và Patterson, 2019). RISC-V cung cấp một kiến trúc tập lệnh tiêu chuẩn mở, miễn phí bản quyền sở hữu trí tuệ, cho phép các viện nghiên cứu và doanh nghiệp tùy biến bộ vi xử lý cho các ứng dụng chuyên biệt mà không phụ thuộc vào các nhà cung cấp kiến trúc độc quyền.

Kiến trúc tập lệnh: Ranh giới và sự hội tụ giữa CISC và RISC

Kiến trúc tập lệnh (Instruction Set Architecture, ISA) đóng vai trò lớp giao diện trừu tượng phân cách giữa phần mềm chương trình và phần cứng vật lý của bộ vi xử lý. ISA quy định danh mục các chỉ lệnh máy, định dạng mã hóa lệnh, các chế độ định địa chỉ ô nhớ và cấu trúc tập thanh ghi mà lập trình viên và trình biên dịch có thể thao tác.

Trong lịch sử thiết kế kiến trúc máy tính, hai trường phái thiết kế đối lập đã định hình phương thức tư duy kỹ thuật:

• Kiến trúc máy tính với tập lệnh phức tạp (Complex Instruction Set Computer, CISC): Đại diện tiêu biểu là kiến trúc x86. Triết lý CISC tập trung vào việc tạo ra các lệnh máy có độ phức tạp cao, độ dài lệnh biến đổi và có khả năng thực hiện đồng thời thao tác truy cập ô nhớ cùng tính toán số học trong một lệnh duy nhất. Cách tiếp cận này giúp mã nhị phân ngắn hơn, giảm áp lực lên dung lượng bộ nhớ chính vào giai đoạn đầu phát triển phần cứng, nhưng làm cho mạch giải mã lệnh của phần cứng trở nên cực kỳ đồ sộ và phức tạp.
• Kiến trúc máy tính với tập lệnh rút gọn (Reduced Instruction Set Computer, RISC): Đại diện bởi các kiến trúc ARM, MIPS và RISC-V. Triết lý RISC tinh giản tối đa tập lệnh, cố định độ dài chỉ lệnh ở kích thước đồng nhất, và chỉ cho phép thao tác tính toán diễn ra trên các thanh ghi nội bộ thông qua kiến trúc nạp và lưu tách biệt (load-store architecture). Các lệnh được thiết kế để hoàn thành trong một chu kỳ xung nhịp máy duy nhất, chuyển giao phần lớn gánh nặng tối ưu hóa cho trình biên dịch phần mềm và giải phóng diện tích silicon trên chip để tăng cường hàng đợi thực thi.

Trong các dòng vi xử lý đương đại, ranh giới giữa CISC và RISC đã có sự hội tụ kỹ thuật rõ nét. Các bộ vi xử lý x86 hiệu năng cao ngày nay không thực thi trực tiếp các lệnh CISC thô ở tầng mạch bán dẫn. Thay vào đó, khối giải mã phần cứng phức tạp ở phần đầu vi xử lý sẽ phân rã các chỉ lệnh x86 phức tạp thành một chuỗi các vi thao tác nội bộ (micro-operations, µops) có định dạng cố định tương tự như lệnh RISC. Các vi thao tác này sau đó được chuyển giao vào lõi thực thi siêu hướng để thực hiện ngoài thứ tự, qua đó tận dụng đồng thời tính tương thích phần mềm phong phú của CISC và hiệu năng thực thi đường ống vượt trội của RISC (Hennessy và Patterson, 2019).

Vi kiến trúc: Cơ chế tối ưu hóa hiệu năng tính toán

Trong khi kiến trúc tập lệnh định nghĩa những gì bộ vi xử lý có thể thực hiện trên phương diện lập trình, vi kiến trúc (microarchitecture) phản ánh phương thức hiện thực hóa cụ thể kiến trúc đó trên mạch bán dẫn để đạt thông lượng tính toán cao nhất.

Đường ống lệnh và xử lý xung đột

Kỹ thuật đường ống lệnh (pipelining) chia nhỏ chu trình xử lý một lệnh máy thành nhiều công đoạn nối tiếp nhau, cho phép nhiều lệnh khác nhau được xử lý đồng thời ở các công đoạn khác nhau trong cùng một chu kỳ xung nhịp. Chu trình đường ống cơ bản bao gồm các tầng: nạp lệnh (Fetch), giải mã lệnh (Decode), thực thi phép tính (Execute), truy xuất ô nhớ (Memory Access) và ghi lùi kết quả vào thanh ghi (Write-back). Hiệu quả của đường ống thường gặp phải ba dạng xung đột kỹ thuật chính:

• Xung đột cấu trúc (Structural Hazards): Xảy ra khi hai lệnh cùng tranh chấp một tài nguyên phần cứng vật lý duy nhất trong cùng một chu kỳ xung nhịp.
• Xung đột dữ liệu (Data Hazards): Phát sinh khi một lệnh yêu cầu dữ liệu đầu vào là kết quả của một lệnh đứng trước nhưng lệnh đó chưa hoàn tất giai đoạn ghi lùi kết quả. Kỹ thuật chuyển tiếp dữ liệu (data forwarding/bypassing) được ứng dụng để dẫn trực tiếp kết quả từ đầu ra khối tính toán sang đầu vào khối thực thi kế tiếp nhằm giảm thiểu số chu kỳ đóng băng đường ống.
• Xung đột điều khiển (Control Hazards): Nảy sinh do các lệnh rẽ nhánh có điều kiện, khiến bộ vi xử lý không thể xác định chính xác địa chỉ của chỉ lệnh kế tiếp cần nạp vào đường ống trước khi điều kiện rẽ nhánh được đánh giá hoàn tất.

Kỹ thuật siêu hướng và thực thi ngoài thứ tự

Để đạt chỉ số số lệnh thực thi trên mỗi chu kỳ (Instructions Per Cycle, IPC) lớn hơn 1, các vi xử lý hiện đại áp dụng cấu trúc siêu hướng (superscalar). Bộ xử lý tích hợp nhiều khối thực thi số học logic song song, cho phép phát và xử lý đồng thời nhiều chỉ lệnh độc lập trong một chu kỳ máy.

Kết hợp với kỹ thuật siêu hướng là cơ chế thực thi ngoài thứ tự (Out-of-Order Execution, OoO). Bộ điều phối lệnh sử dụng trạm lưu giữ (reservation stations) và bộ đệm sắp xếp lại (Reorder Buffer, ROB) cùng kỹ thuật đổi tên thanh ghi (register renaming) để loại bỏ các phụ thuộc dữ liệu giả định. Bộ xử lý linh hoạt thực thi các chỉ lệnh ngay khi dữ liệu đầu vào đã sẵn sàng, thay vì phải chờ đợi tuần tự theo trật tự ghi trong mã nguồn chương trình, sau đó cam kết kết quả đầu ra theo đúng trật tự logic ban đầu để bảo đảm tính toàn vẹn của trạng thái hệ thống (Hennessy và Patterson, 2019).

Dự đoán rẽ nhánh suy đoán

Do chiều sâu đường ống của các vi xử lý hiện đại ngày càng lớn (đường ống siêu sâu với nhiều công đoạn liên tiếp), tổn thất hiệu năng khi đường ống bị xóa trắng do phán đoán sai nhánh là vô cùng nghiêm trọng. Bộ vi xử lý trang bị hệ thống dự đoán rẽ nhánh động tinh vi, kết hợp bảng lịch sử rẽ nhánh (Branch History Table, BHT), bảng mục tiêu rẽ nhánh (Branch Target Buffer, BTB) và các thuật toán dự đoán hai cấp hoặc bộ dự đoán TAGE tiên tiến. Hệ thống thực thi suy đoán (speculative execution) sẽ nạp và thực thi trước nhánh mã có xác suất cao nhất, giúp duy trì đường ống luôn đầy lệnh với độ chính xác dự đoán thực tế rất cao.

Hệ thống phân cấp bộ nhớ đệm

Khoảng cách chênh lệch tốc độ giữa xung nhịp xử lý của lõi CPU và thời gian đáp ứng của bộ nhớ RAM ngoài (được gọi là bức tường bộ nhớ - Memory Wall) đòi hỏi việc xây dựng hệ thống bộ nhớ đệm (cache) phân cấp đa tầng trên chip (Lau, 2023):

• Bộ nhớ đệm L1 (Level 1 Cache): Tích hợp sát lõi xử lý, chia tách thành đệm lệnh và đệm dữ liệu với độ trễ truy xuất tối thiểu chỉ vài chu kỳ xung nhịp.
• Bộ nhớ đệm L2 (Level 2 Cache): Nằm kề bên mỗi lõi với dung lượng lớn hơn để lưu giữ dữ liệu và chỉ lệnh cục bộ của từng lõi.
• Bộ nhớ đệm L3 (Level 3 Cache): Thường được thiết kế dùng chung cho toàn bộ các lõi xử lý trên cùng một phiến bán dẫn hoặc chiplet, đóng vai trò vùng đệm dung lượng cao để giảm thiểu tối đa các truy cập chậm chạp ra bộ nhớ chính ngoài chip.

Điện toán đa lõi và định luật Amdahl

Khi khả năng gia tăng tần số xung nhịp đơn nhân bị chặn đứng bởi giới hạn nhiệt lượng, ngành công nghiệp vi xử lý đã chuyển hướng chiến lược sang kiến trúc đa lõi (multicore). Tuy nhiên, hiệu quả tăng tốc tính toán của hệ thống đa lõi chịu sự chi phối tuyệt đối bởi định luật Amdahl (Hennessy và Patterson, 2019):

Trong công thức trên, ký hiệu $S$ đại diện cho hệ số tăng tốc hiệu năng lý thuyết của toàn bộ hệ thống tính toán, ký hiệu $p$ biểu thị tỷ lệ phần khối lượng công việc có khả năng song song hóa hoàn toàn, và ký hiệu $N$ là số lượng lõi xử lý vật lý tham gia tính toán. Định luật Amdahl chứng minh rằng ngay cả khi số lượng lõi $N$ tiến tới vô cùng, hệ số tăng tốc tổng thể vẫn bị giới hạn bởi nghịch đảo của tỷ lệ khối lượng công việc bắt buộc phải thực thi tuần tự $1 - p$. Do đó, tối ưu hóa cấu trúc thuật toán và năng lực xử lý đơn luồng vẫn giữ vai trò quyết định trong việc khai thác sức mạnh phần cứng đa nhân.

Công nghệ chế tạo bán dẫn và kiến trúc linh kiện

Năng lực xử lý của vi mạch chịu sự chi phối trực tiếp từ tiến bộ trong khoa học vật liệu bán dẫn và kỹ thuật quang khắc vi mô.

Công nghệ quang khắc cực tím cực ngắn

Việc thu nhỏ kích thước hình học của linh kiện xuống dưới các nút công nghệ 7 nm đòi hỏi nguồn bức xạ quang học có bước sóng siêu ngắn. Công nghệ quang khắc cực tím cực ngắn (Extreme Ultraviolet Lithography, EUV) sử dụng tia bức xạ có bước sóng 13,5 nm phát sinh từ plasma thiếc kích thích bằng tia laser công suất lớn (Lau, 2023). Hệ thống quang học phản xạ đa lớp tráng phủ molybdenum-silicon hoạt động trong môi trường chân không cao cho phép chiếu rọi các mặt nạ vi mạch phức tạp lên bề mặt phiến silicon với độ phân giải giới hạn ở quy mô vài nanomet, đóng vai trò nền tảng để chế tạo thương mại các thế hệ vi mạch ở tiến trình 7 nm, 5 nm, 3 nm và 2 nm.

Chuyển đổi hình thái bóng bán dẫn: Từ FinFET sang GAAFET

Trong nhiều thập kỷ, cấu trúc bóng bán dẫn hiệu ứng trường kim loại-oxit-bán dẫn phẳng (Planar MOSFET) đóng vai trò nền tảng. Tuy nhiên, khi chiều dài kênh dẫn thu nhỏ trước khi tiến tới tiến trình 22 nm, hiện tượng hiệu ứng kênh ngắn (Short-Channel Effects) và dòng rò tĩnh qua lớp điện môi cổng tăng mạnh khiến linh kiện không thể tắt hoàn toàn.

Để khắc phục rào cản này, năm 2011, bóng bán dẫn 3 chiều FinFET (Fin Field-Effect Transistor) được đưa vào sản xuất thương mại đại trà ở tiến trình 22 nm (Lau, 2023). Cấu trúc FinFET tạo dựng kênh dẫn silicon dạng vây nổi đứng được điện cực cổng bao bọc trên 3 mặt, gia tăng đáng kể khả năng kiểm soát điện trường và triệt tiêu dòng rò.

Khi tiến trình thu hẹp sâu vào thang đo 3 nm và 2 nm, cấu trúc FinFET tiếp tục bộc lộ giới hạn rò rỉ điện trường ở đáy vây. Ngành công nghệ bán dẫn chuyển dịch sang cấu trúc bóng bán dẫn toàn cổng (Gate-All-Around FET, GAAFET), phổ biến dưới dạng các tấm nano mỏng nằm ngang (nanosheet FET) xếp chồng thẳng đứng (Lau, 2023). Cấu trúc GAAFET cho phép vật liệu điện cực cổng bao bọc trọn vẹn cả 4 mặt xung quanh kênh dẫn silicon, tối đa hóa diện tích tiếp xúc điện trường, cải thiện dòng kích hoạt và cho phép linh hoạt tùy biến chiều rộng tấm nano để cân bằng tối ưu giữa hiệu năng và công suất tiêu thụ.

Mạng lưới phân phối nguồn mặt sau

Tại các nút tiến trình 2 nm, mật độ đường dây kim loại liên kết tín hiệu và cấp nguồn ở các tầng bên trên đế bán dẫn trở nên quá dày đặc, dẫn đến hiện tượng sụt áp điện trở và nhiễu xuyên âm nghiêm trọng. Giải pháp kỹ thuật đột phá là mạng lưới phân phối nguồn mặt sau (Backside Power Delivery Network, BSPDN). Bằng cách chuyển toàn bộ mạng lưới dây cấp nguồn xuống mặt sau của phiến bán dẫn thông qua các liên kết xuyên đế silicon thu nhỏ, mặt trước của chip được giải phóng hoàn toàn cho các đường dẫn truyền tín hiệu logic, giúp giảm suy hao điện áp, tăng tốc độ truyền dẫn xung nhịp và nâng cao mật độ diện tích mạch hữu dụng.

Giới hạn vật lý, sự sụp đổ định luật Dennard và bức tường công suất

Sự phát triển của công nghệ vi xử lý trong nửa thế kỷ qua chịu sự dẫn dắt của hai quy luật bán dẫn kinh điển, song cả hai đều đã chạm đến các rào cản vật lý tự nhiên.

Định luật Moore và giới hạn lượng tử

Năm 1965, Gordon Moore đưa ra dự đoán thực nghiệm rằng số lượng linh kiện bóng bán dẫn trên một vi mạch tích hợp sẽ tăng gấp đôi sau mỗi chu kỳ khoảng 12 tháng với chi phí sản xuất tối ưu không đổi, sau đó vào năm 1975 ông hiệu chỉnh lại khoảng thời gian này thành xấp xỉ 24 tháng (Moore, 1998). Định luật Moore thực chất là một lộ trình kinh tế - công nghệ định hướng sự phát triển của toàn ngành công nghiệp vi điện tử suốt 5 thập kỷ.

Tuy nhiên, sau năm 2010, tốc độ tăng mật độ bóng bán dẫn đã suy giảm rõ rệt (Hennessy và Patterson, 2019). Khi kích thước cấu trúc cổng tiến sát kích thước của vài nguyên tử silicon, các hiện tượng cơ học lượng tử như hiệu ứng xuyên hầm qua lớp cách điện cổng và tán xạ nhiệt electron khiến chi phí nghiên cứu và chế tạo quang khắc gia tăng theo hàm mũ, dẫn đến sự chậm lại không thể tránh khỏi của định luật Moore.

Định luật Dennard và bức tường công suất

Năm 1974, Robert Dennard cùng các cộng sự tại IBM công bố nguyên lý quy mô linh kiện (Dennard scaling) chứng minh rằng khi kích thước vật lý của một bóng bán dẫn thu nhỏ theo tỷ lệ, nếu điện áp hoạt động và độ dày lớp oxit cách điện cổng được giảm theo cùng tỷ lệ đó thì mật độ công suất tiêu thụ trên một đơn vị diện tích silicon sẽ giữ nguyên không đổi (Dennard và cs., 1974). Nhờ nguyên lý Dennard, các nhà thiết kế vi xử lý trong suốt ba thập kỷ từ 1974 đến trước năm 2005 đã có thể liên tục đẩy xung nhịp vi xử lý lên cao hơn mà không làm nung chảy con chip.

Công suất tiêu thụ động của mạch vi xử lý được xác định theo mô hình toán học:

Trong biểu thức này, ký hiệu $P$ là công suất tiêu thụ động của mạch logic số, ký hiệu $\alpha$ là hệ số hoạt động phản ánh tần suất chuyển đổi trạng thái logic, ký hiệu $C$ là tổng điện dung tải tương đương của mạch bán dẫn, ký hiệu $V$ là điện áp cấp nguồn hoạt động, và ký hiệu $f$ biểu thị tần số xung nhịp làm việc của vi mạch.

Khoảng giai đoạn năm 2005 đến năm 2006, định luật Dennard chính thức sụp đổ hoàn toàn (Hennessy và Patterson, 2019). Nguyên nhân bắt nguồn từ việc điện áp cấp nguồn $V$ không thể tiếp tục hạ thấp hơn ngưỡng khoảng 1 volt do hiện tượng dòng rò tĩnh dưới ngưỡng (subthreshold leakage) tăng vọt theo hàm mũ khi nhiệt độ tăng. Khi điện áp $V$ không thể giảm, việc tiếp tục gia tăng tần số xung nhịp $f$ sẽ khiến mật độ công suất nhiệt lượng trên chip vượt quá khả năng tản nhiệt thực tế của các giải pháp làm mát thông thường. Hiện tượng này được gọi là bức tường công suất (Power Wall), ấn định giới hạn trần tần số xung nhịp danh định của vi xử lý phổ thông chỉ có thể duy trì trong khoảng 3 GHz đến 5 GHz, đồng thời tạo ra nghịch lý vùng silicon tối (Dark Silicon) - trạng thái mà một tỷ lệ đáng kể diện tích mạch trên chip buộc phải ngắt điện ở mỗi thời điểm nhất định để con chip không bị quá nhiệt phá hủy.

Điện toán dị thể và kiến trúc chuyên biệt miền

Sự sụp đổ đồng thời của định luật Dennard và sự chững lại của định luật Moore đã thúc đẩy sự chuyển dịch mô hình tính toán từ kiến trúc đồng nhất đơn lõi sang điện toán dị thể (Heterogeneous Computing) và kiến trúc chuyên biệt miền (Domain-Specific Architectures, DSA) (Hennessy và Patterson, 2019).

Thay vì sử dụng các lõi CPU đa năng đồ sộ để thực hiện mọi tác vụ tính toán, hệ thống dị thể phân bổ công việc cho các bộ tăng tốc phần cứng chuyên biệt:

• Bộ xử lý đồ họa (Graphics Processing Unit, GPU): Được thiết kế với hàng nghìn lõi tính toán song song quy mô lớn, tối ưu hóa cho các phép toán vector và ma trận mật độ cao với băng thông bộ nhớ cực lớn, phục vụ hiển thị hình ảnh 3D, mô phỏng khoa học và huấn luyện mô hình học sâu.
• Bộ xử lý thần kinh (Neural Processing Unit, NPU): Là kiến trúc chuyên biệt miền được tùy biến riêng cho các phép tính đại số tuyến tính của mạng nơ-ron nhân tạo. NPU loại bỏ phần lớn các mạch điều khiển dự đoán rẽ nhánh phức tạp của CPU để tập trung toàn bộ diện tích silicon cho các mảng nhân-cộng tích lũy (Multiply-Accumulate, MAC) kiểu tâm thất (systolic array), hỗ trợ các định dạng số thực độ chính xác thấp như 8-bit hoặc 16-bit nhằm tối đa hóa hiệu suất năng lượng trên mỗi phép tính (TOPS/Watt).
• Bộ xử lý tín hiệu số (Digital Signal Processor, DSP): Chuyên trách xử lý liên tục các luồng dữ liệu âm thanh, hình ảnh và sóng vô tuyến thời gian thực với độ trễ cố định cực thấp.

Bối cảnh và chiến lược phát triển công nghiệp vi mạch tại Việt Nam

Trong bức tranh tái cấu trúc chuỗi cung ứng vi điện tử toàn cầu, Việt Nam đã xác định công nghiệp bán dẫn và công nghệ vi xử lý là ngành kinh tế kỹ thuật chiến lược then chốt, đóng vai trò nền tảng thúc đẩy chuyển đổi số quốc gia và tự chủ công nghệ thông tin.

Ngày 21/09/2024, Thủ tướng Chính phủ ban hành Quyết định số 1018/QĐ-TTg phê duyệt Chiến lược phát triển công nghiệp bán dẫn Việt Nam đến năm 2030 và tầm nhìn 2050 (Thủ tướng Chính phủ, 2024). Chiến lược đề ra công thức phát triển cốt lõi C = SET + 1, trong đó C biểu thị chip bán dẫn, S là chip chuyên dụng, E là công nghiệp điện tử hỗ trợ, T là nhân lực chất lượng cao, và + 1 định vị Việt Nam là mắt xích đối tác chiến lược an toàn trong chuỗi cung ứng công nghệ toàn cầu.

Chiến lược quốc gia theo Quyết định số 1018/QĐ-TTg đặt ra các mục tiêu phát triển cụ thể qua từng lộ trình (Thủ tướng Chính phủ, 2024):

• Giai đoạn 1 (2024 - 2030): Tập trung xây dựng năng lực nền tảng thông qua thu hút dòng vốn đầu tư trực tiếp nước ngoài có chọn lọc; đào tạo đội ngũ nhân lực với quy mô trên 50.000 kỹ sư và cử nhân chuyên ngành bán dẫn; phát triển tối thiểu 100 doanh nghiệp thiết kế vi mạch trong nước; xây dựng 01 nhà máy chế tạo chip bán dẫn quy mô nhỏ phục vụ nghiên cứu và chip chuyên dụng; thiết lập 10 nhà máy đóng gói và kiểm thử vi mạch; hướng tới mục tiêu doanh thu công nghiệp bán dẫn đạt trên 25 tỷ USD/năm.
• Tầm nhìn đến năm 2050: Việt Nam đặt mục tiêu trở thành một trong những quốc gia có nền công nghiệp bán dẫn phát triển tiên tiến, tự chủ công nghệ ở một số khâu thiết kế chuyên dụng; quy mô doanh thu công nghiệp bán dẫn nội địa kỳ vọng vượt mốc 100 tỷ USD/năm, với tỷ lệ giá trị gia tăng tạo ra trong nước đạt từ 20% đến 25%.

Tính đến năm 2024, theo định hướng triển khai Quyết định 1018/QĐ-TTg của Thủ tướng Chính phủ, hệ sinh thái vi mạch Việt Nam đang từng bước hình thành mạng lưới các trung tâm nghiên cứu, vườn ươm thiết kế vi mạch và tổ hợp đóng gói kiểm thử tại các trung tâm kinh tế công nghệ lớn, nhằm thực hiện mục tiêu làm chủ công nghệ và gia tăng giá trị nội địa (Thủ tướng Chính phủ, 2024).

Xu hướng phát triển tương lai và thách thức kỹ thuật

Bước vào kỷ nguyên hậu định luật Moore, công nghệ vi xử lý đang chuyển mình mạnh mẽ thông qua ba hướng đột phá kiến trúc và công nghệ nền tảng:

Kiến trúc phân mảnh chiplet và đóng gói tiên tiến

Khi diện tích bề mặt của các bộ xử lý nguyên khối (monolithic die) hiệu năng cao tiếp cận giới hạn diện tích quang khắc tối đa của thấu kính quang học (reticle limit, khoảng 858 mm²), tỷ lệ phế phẩm trên mỗi phiến wafer silicon tăng vọt khiến chi phí chế tạo trở nên phi kinh tế (Lau, 2023). Giải pháp cách mạng là kiến trúc phân mảnh chiplet.

Kiến trúc chiplet chia tách hệ thống vi xử lý lớn thành nhiều khối silicon chức năng độc lập (như khối lõi tính toán, khối điều khiển bộ nhớ, khối giao tiếp truyền thông) được sản xuất trên các tiến trình công nghệ tối ưu hóa riêng biệt, sau đó tích hợp lại trên cùng một tấm nền interposer silicon thông qua công nghệ đóng gói 2.5D hoặc xếp chồng 3D tiên tiến (Lau, 2023). Chuẩn giao tiếp mở UCIe (Universal Chiplet Interconnect Express) ra đời cho phép liên kết các chiplet khác nhau với băng thông terabit mỗi giây và độ trễ cực thấp tương đương đường mạch nội bộ trên một phiến đơn.

Quang tử tích hợp trên silicon

Sự suy hao tín hiệu điện từ và nhiệt lượng sinh ra trên các đường dây kim loại liên kết đồng ở tần số cao đang trở thành điểm nghẽn nghiêm trọng cản trở băng thông truyền dẫn giữa các khối xử lý và cụm bộ nhớ. Công nghệ quang tử tích hợp (Silicon Photonics) sử dụng các ống dẫn sóng quang học, bộ điều biến và nguồn phát laser vi mô tích hợp trực tiếp lên tấm silicon để truyền dữ liệu bằng photon ánh sáng. Kỹ thuật ghép nối quang học đồng đóng gói (Co-Packaged Optics, CPO) hứa hẹn giúp cắt giảm phần lớn mức tiêu thụ năng lượng của hệ thống truyền dẫn tín hiệu I/O và tăng băng thông liên kết lên gấp nhiều lần.

Điện toán lượng tử và điện toán phỏng thần kinh

Để giải quyết các bài toán tối ưu hóa tổ hợp đa biến, mật mã học và mô phỏng lượng tử phân tử vượt ngoài năng lực của điện toán nhị phân cổ điển, các kiến trúc bộ xử lý lượng tử (Quantum Processing Unit, QPU) dựa trên qubit siêu dẫn, bẫy ion hoặc chấm lượng tử silicon đang được phát triển song song để hoạt động như các bộ tăng tốc chuyên dụng kết nối trực tiếp với máy chủ vi xử lý cổ điển.

Bên cạnh đó, kiến trúc tính toán phỏng sinh học thần kinh (Neuromorphic Computing) mô phỏng cơ chế truyền xung đột biến (Spiking Neural Networks) của não bộ sinh học với cấu trúc bộ nhớ và bộ xử lý đồng vị trí (In-Memory Computing), loại bỏ triệt để điểm nghẽn kiến trúc Von Neumann truyền thống và mở ra khả năng xử lý nhận thức với mức tiêu thụ năng lượng chỉ ở quy mô milliwatt.