Preprocessing and Partial Rerouting Techniques for Accelerating Reconfiguration of Degradable VLSI Arrays

IEEE Transactions on Very Large Scale Integration (VLSI) Systems - Tập 18 Số 2 - Trang 315-319 - 2010
Jigang Wu1, Thambipillai Srikanthan2, Xiaogang Han2
1[Sch. of Comput. Technol. & Autom., Tianjin Polytech. Univ., Tianjin, China]
2Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore, , Singapore

Tóm tắt

Từ khóa


Tài liệu tham khảo

10.1109/12.862215

10.1109/43.662684

10.1109/TVLSI.2008.2009057

10.1109/TC.2007.1085

10.1109/TC.2006.43

10.1016/S1383-7621(03)00041-9

10.1109/DFTVS.2005.7

10.1109/43.170991

jigang, 0, on the reconfiguration algorithm for fault-tolerant vlsi arrays, Proc Int Conf Comput Sci 2003 (ICCS 2003), 3, 360

negrini, 1989, Fault Tolerance Through Reconfiguration in VLSI and WSI Arrays

Thông tin
Thông tin xuất bản

IEEE Transactions on Very Large Scale Integration (VLSI) Systems

Tập 18 Số 2

315-319

Thông tin tác giả