Mô hình mới và thống nhất cho sự hình thành rào cản Schottky và trạng thái giao diện cách điện III-V

Đối với các hợp chất III-V được dop n- và p-, việc cố định mức Fermi và các hiện tượng kèm theo của bề mặt tách (110) đã được nghiên cứu kỹ lưỡng bằng cách sử dụng quang phát xạ ở hν≲300 eV (để các mức năng lượng lõi cũng như mức năng lượng hóa trị có thể được nghiên cứu). Cả bề mặt sạch và những thay đổi do kim loại hoặc oxy được thêm vào những bề mặt đó ở lượng dưới một lớp mono đều đã được xem xét. Kết quả cho thấy, về tổng thể, mức Fermi ổn định sau khi một lượng nhỏ nguyên tử kim loại hoặc oxy được đặt trên bề mặt. Điều đặc biệt là, việc cố định mức Fermi được tạo ra trên một chất bán dẫn nhất định bởi các kim loại và oxy là tương tự. Tuy nhiên, có sự khác biệt mạnh mẽ trong các vị trí cố định này phụ thuộc vào chất bán dẫn: Vị trí cố định gần (1) mức tối đa dải dẫn (CBM) cho InP, (2) giữa khoảng cho GaAs, và (3) mức tối đa dải hóa trị (VBM) cho GaSb. Sự tương đồng trong vị trí cố định trên một chất bán dẫn nhất định do cả kim loại và oxy tạo ra gợi ý rằng các trạng thái chịu trách nhiệm cho việc cố định là kết quả từ sự tương tác giữa các nguyên tử bám dính và chất bán dẫn. Hỗ trợ cho sự hình thành các mức khuyết tật trong chất bán dẫn tại hoặc gần bề mặt được tìm thấy trong sự xuất hiện của các nguyên tử bán dẫn trong kim loại và trong sự rối loạn trong dải hóa trị với một vài phần trăm oxy. Dựa trên thông tin có sẵn về việc cố định năng lượng Fermi, một mô hình được phát triển cho mỗi chất bán dẫn với hai mức năng lượng điện tử khác nhau được tạo ra bởi sự loại bỏ các anion hoặc cation khỏi vị trí bình thường của chúng trong vùng bề mặt của các chất bán dẫn. Các mức cố định có các vị trí sau, so với VBM: GaAs, 0.75 và 0.5 eV; InP, 0.9 và 1.2 eV (tất cả các mức + 0.1 eV). Năng lượng đầu tiên được liên kết với một anion thiếu và năng lượng thứ hai liên kết với một cation thiếu. Đối với GaSb, chỉ có một chấp nhận do Sb thiếu đã được định vị ở 0.1 eV. Công việc của chúng tôi được tìm thấy có sự tương quan tốt với công việc về rào cản Schottky thực tiễn. Một so sánh chi tiết được thực hiện với các vị trí và mật độ trạng thái giao diện được tìm thấy bởi những người khác trên các cấu trúc MIS thực tiễn, và có ý kiến cho rằng mật độ lớn của những trạng thái này trên III-V so với Si là do các trạng thái giao diện ngoại lai được tạo ra bởi sự thiếu hụt tỉ lệ của chất bán dẫn III-V. Đối với GaAs, trạng thái chiếm ưu thế được tìm thấy ở 0.7 eV và liên quan đến sự thiếu hụt As. Đối với InP, mức giao diện chính nằm dưới khoảng 0.1 eV so với CBM. Những vị trí này phù hợp tốt với dữ liệu hiện có thu được từ nhiều mẫu khác nhau.