Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Mạch cấu hình cho Tương quan chéo trong Khớp hình ảnh Thời gian thực
Tóm tắt
Tương quan chéo (CC) là quá trình tốn thời gian nhất trong việc thực hiện các thuật toán khớp hình ảnh dựa trên phương pháp tương quan. Do đó, việc tính toán CC một cách nhanh chóng là rất quan trọng cho việc khớp hình ảnh thời gian thực. Nghiên cứu này chỉ ra rằng các cấu trúc nhân tích lũy chuỗi đơn (CAMAC) và nhân tích lũy đồng thời (COMAC), đã được sử dụng rộng rãi trong quá khứ, trên thực tế không nhất thiết mang lại hiệu suất thời gian thỏa đáng cho CC. Để có được hiệu suất thời gian tốt hơn và hiệu quả tài nguyên cao hơn, bài báo này đề xuất một mạch cấu hình tận dụng các ưu điểm của CAMAC và COMAC cho một khối lượng lớn các phép toán nhân tích lũy (MAC) của CC trong tìm kiếm toàn diện. Mạch đề xuất hoạt động theo cách mảng và có thể thích ứng tốt hơn với việc thay đổi kích thước khi khớp hình ảnh trong xử lý thời gian thực. Kết quả thực nghiệm cho thấy mạch mới này mà kết hợp hai cấu trúc có thể hoàn thành các phép toán MAC khổng lồ với tốc độ rất cao. So với các công trình liên quan hiện có, nó cải thiện thêm mật độ tính toán và linh hoạt hơn trong việc sử dụng.
Từ khóa
#tương quan chéo #khớp hình ảnh #mạch cấu hình #nhân tích lũy #thời gian thựcTài liệu tham khảo
Chen J Y, Hung K F, Lin H Y et al. Real-time FPGA-based template matching module for visual inspection application. In Proc. IEEE/ASME International Conference on Advanced Intelligent Mechatronics, July 2012.
Alam M S, Bal A. Improved multiple target tracking via global motion compensation and optoelectronic correlation. IEEE Trans. Industrial Electronics, 2007, 54(1): 522-529.
Po LM, MaWC. A novel four-step search algorithm for fast block motion estimation. IEEE Trans. Circuits and Systems for Video Technology, 1996, 6(3): 313-317.
Zhu S, Ma K K. A new diamond search algorithm for fast block-matching motion estimation. IEEE Trans. Image Processing, 2000, 9(2): 287-290.
Mori M, Kashino K. Fast template matching based on normalized cross correlation using adaptive block partitioning and initial threshold estimation. In Proc. IEEE International Symposium on Multimedia (ISM), Dec. 2010, pp.196-203.
Gao X Q, Duanmu C J, Zou C R. A multilevel successive elimination algorithm for block matching motion estimation. IEEE Trans. Image Processing, 2000, 9(3): 501-504.
Li W, Salari E. Successive elimination algorithm for motion estimation. IEEE Trans. Image Processing, 1995, 4(1): 105-107.
Lewis J P. Fast template matching. In Proc. Vision Interface, May 1995, pp.120-123.
Viola P, Jones M. Robust real-time object detection. In Proc. International Workshop on Statistical & Computational Theories of Vision-modeling, Learning, Computing, and Sampling, Apr. 2001.
Wu T, Toet A. Speed-up template matching through integral image based weak classifiers. Journal of Pattern Recognition Research, 2014, 9(1): 1-12.
Luo J, Konofagou E E. A fast normalized cross-correlation calculation method for motion estimation. IEEE Trans. Ultrasonics, Ferroelectrics, and Frequency Control, 2010, 57(6): 1347-1357.
Tsai D M, Lin C T. Fast normalized cross correlation for defect detection. Pattern Recognition Letters, 2003, 24(15): 2625-2631.
Luo J, Konofagou E E. A fast motion and strain estimation method. In Proc. IEEE Ultrasonics Symposium (IUS), Oct. 2010, pp.1608-1611.
Goshtasby A, Gage S H, Bartholic J F. A two-stage cross correlation approach to template matching. IEEE Trans. Pattern Analysis and Machine Intelligence, 1984, 6(3): 374-378.
Lindoso A, Entrena L, Lopze-Ongil C et al. Correlation-based fingerprint matching using FPGAs. In Proc. IEEE International Conference on Field Programmable Technology, Dec. 2005.
Lindoso A, Entrena L. High performance FPGA-based image correlation. Journal of Real-Time Image Processing, 2007, 2(4): 223-233.
Bailey D. Design for Embedded Image Processing on FPGAs. Wiley-IEEE Press, 2011, pp.299-301.
Gupta N. A VLSI architecture for image registration in real time. IEEE Trans. Very Large Scale Integration (VLSI) Systems, 2007, 15(9): 981-989.
Joanblanq C, Senn P, Colaitis M J. A 54-MHz CMOS programmable video signal processor for HDTV applications. IEEE Journal of Solid-State Circuits, 1990, 25(3): 730-734.
Arambepola B, Patel V B, Cheung G. Cascadable one/two-dimensional digital convolver. IEEE Journal of Solid-State Circuits, 1988, 23(2): 351-357.
Yang K M, Sun M T, Wu L. A family of VLSI designs for the motion compensation block-matching algorithm. IEEE Trans. Circuits and Systems, 1989, 36(10): 1317-1325.