Thiết kế kiến trúc VLSI cho mã hóa hình dạng MPEG-4

Hao-Chieh Chang1, Yung-Chi Chang1, Yi-Chu Wang2, Wei-Ming Chao1, Liang-Gee Chen1
1Graduate Institute of Electronics Engineering, Department of Electrical Engineering, National Taiwan University, Taipei, Taiwan
2AVerMedia Technologies, Inc., Taipei, Taiwan

Tóm tắt

Bài báo này trình bày một thiết kế kiến trúc VLSI hiệu quả cho mã hóa hình dạng MPEG-4, một công nghệ chủ chốt để hỗ trợ các chức năng dựa trên nội dung của tiêu chuẩn video MPEG-4. Ràng buộc thời gian thực của mã hóa hình dạng MPEG-4 dẫn đến một nút thắt cổ chai tính toán nghiêm trọng trên các kiến trúc máy tính hiện nay. Để vượt qua vấn đề này, phân tích thiết kế và tối ưu hóa mã hóa hình dạng MPEG-4 được đề cập. Bằng cách sử dụng mô hình dựa trên RISC, nhiều hành vi tính toán của công cụ mã hóa hình dạng MPEG-4 được kiểm tra và phân tích một cách cẩn thận. Đặc điểm của việc xử lý và chuyển giao dữ liệu ở mức bit lớn trong mã hóa hình dạng MPEG-4 thúc đẩy việc tối ưu hóa các thao tác dữ liệu cấp bit. Bằng cách áp dụng kỹ thuật tối ưu hóa luồng dữ liệu và tái sử dụng dữ liệu, những kiến trúc tính toán hiệu quả mức bit được thiết kế, chẳng hạn như ước lượng chuyển động dựa trên việc phân phối dữ liệu, mô hình đường trễ, và mã hóa số học dựa trên ngữ cảnh có thể cấu hình, nhằm tăng tốc độ xử lý ở mức bit. Những khối phần cứng này được tích hợp và lập lịch trong một luồng dữ liệu rất hiệu quả để đạt được hiệu suất thời gian thực cho thông số CPL2 MPEG-4 (mức hồ sơ cốt lõi 2) tại tốc độ xung nhịp 23,5 MHz. Kiến trúc hệ thống được triển khai bằng cách sử dụng Verilog HDL và tổng hợp với thư viện CMOS tiêu chuẩn bốn lớp 0.35 /spl mu/m.

Từ khóa

#Very large scale integration #MPEG 4 Standard #Shape #Computer architecture #Design optimization #Hardware design languages #Computational modeling #Data processing #Motion estimation #Delay estimation

Tài liệu tham khảo

mpeg requirements group, 1998, Overview of MPEG-4 profile and level definitions 10.1109/ISCAS.1999.777827 10.1109/ISCAS.2000.856363 10.1109/40.526925 hennessy, 1996, Computer Architecture A Quantitative Approach chang, 2000, performance analysis and architecture evaluation of mpeg-4 video codec system, Proc Int Symp Circuits and Systems (ISCAS 2000) 10.1023/A:1008136602091 mpeg-4 vm software, 1999 pratt, 1991, Digital Image Processing 10.1109/JSSC.1987.1052708 10.1109/ICIP.1997.647376 10.1109/DCC.1994.305933 10.1109/76.809154 10.1109/SIPS.1998.715767 10.1109/ICIP.1998.723476 gong, 2000, computation complexity analysis and vlsi architectures of shape coding for mpeg-4, Proc SPIE VCIP 2000, 4067, 1459 kuhn, 1998, complexity analysis of the emerging mpeg-4 standard as a basis for vlsi implementation, Proc SPIE on Visual Communications and Image Processing, 10.1117/12.298362 10.1016/S0923-5965(99)00049-1 10.1109/SIPS.2000.886699 iso/iec jtc1/sc29/wg11 n2502a, 1998, Generic Coding of Audio-Visual Objects Visual 14&#x2009 496-2 10.1109/78.661323 10.1109/76.143416 10.1109/31.44346 10.1109/76.611181 10.1109/TENCON.1999.818551 10.1147/rd.326.0727 10.1109/31.44348