Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Mạch Tín Hiệu RF Front-End UHF Trong Công Nghệ CMOS Silicon trên Bề Mặt (SOI) 0.35-μm
Tóm tắt
Trong công trình này, chúng tôi trình bày thiết kế và kết quả đo đạc của các mạch tín hiệu RF front-end trong dải tần số UHF để sử dụng ở kiến trúc thu tín hiệu IF thấp và thu mẫu. Chúng tôi báo cáo về ba bộ khuếch đại nhiễu thấp (LNA) (i) đơn đầu ra (ii) chênh lệch (iii) chênh lệch cao, cũng như một bộ mixer cân bằng kép, tất cả đều được thực hiện trong công nghệ CMOS SOI (Silicon trên Bề Mặt) 0.35-μm của Honeywell. Các mạch này được coi là các khối xây dựng tiêu thụ năng lượng thấp cho hai chip thu tín hiệu đã tích hợp hoàn toàn, nhắm đến truyền thông không gian sâu. Các đặc tính của cuộn cảm xoắn vuông với hệ số chất lượng (Q) cao (lên đến 10.8) trong CMOS SOI đã được báo cáo. LNA đơn đầu ra và LNA chênh lệch hoàn toàn cung cấp độ lợi lần lượt là 17.5 dB và 18.74 dB tại tần số 435 MHz. Hệ số nhiễu của LNA đơn đầu ra là 2.91 dB trong khi LNA chênh lệch có hệ số nhiễu là 3.25 dB. Các kết quả này đạt được với công suất tiêu thụ năng lượng lần lượt là 12.5 mW và 16.5 mW từ nguồn điện 2.5 V cho LNA đơn đầu ra và LNA chênh lệch. LNA chênh lệch tiêu thụ năng lượng thấp với độ lợi nhỏ-sig là 45.6 dB với hệ số nhiễu 2.4 dB tại 435 MHz. Tổng công suất tiêu thụ của LNA có độ lợi cao là 28 mW từ nguồn điện 3.3 V. Mixer cân bằng kép cung cấp độ lợi chuyển đổi 5.5 dB với hệ số nhiễu 13 dB tại IF 2 MHz. Công suất tiêu thụ của mixer là 11.5 mW từ nguồn điện 2.5 V. Các phản ứng đo được và dòng năng lượng tiêu thụ của các khối xây dựng đáp ứng yêu cầu của hệ thống truyền thông. Diện tích chip của LNA đơn đầu ra, LNA chênh lệch, LNA có độ lợi cao và mixer lần lượt là 0.6 mm × 1.4 mm, 1 mm × 1.4 mm, 1.4 mm × 1.2 mm và 0.6 mm × 0.9 mm.
Từ khóa
#UHF RF #mạch tín hiệu #LNA #mixer #CMOS SOI #truyền thông không gian sâu #công nghệ CMOSTài liệu tham khảo
A.O. Adan, T. Yoshimasu, S. Shitara, N. Tanba, and M. Fukumi, “Linearity and low-noise performance of SOI MOSFET's for RF applications.” IEEE Transactions on Electron Devices, vol. 49, pp. 881–888, 2002.
C. Patrick Yue and S. Simon Wong, “On-chip spiral inductors with patterned ground shields for Si-based RF IC's.” IEEE Journal of Solid State Circuits, vol. 33, no. 5, pp. 743–752, 1998.
J.P. Collinge, J.P. Eggermont, D. Flandre, P. Francis, and P.G.A. Jespers, “Potential of SOI for analog and mixed analog-digital low-power applications,” in IEEE International Solid-State Circuits Conference, 1995, pp. 194–195.
M. Stuber, M. Megahed, J.J. Lee, T. Kobayashi, and H. Domyo, “SOI CMOS with high-performance passive components for analog, RF, and mixed signal design,” in IEEE International SOI Conference, 1998, pp. 99–100.
R. Reedy, J. Cable, and D. Kelly, “Single chip wireless systems using SOI,” in 1999 IEEE International SOI Conference, 1999, pp. 8–11.
S. Pinel, S. Chakraborty, et al, “Development of SOI based MMIC's for Wireless LAN applications,” in 2002 IEEE MTT-S Microwave Symposium Digest, vol. 2, 2002, pp. 1053–1056.
N. Lay, C. Cheetham, M. Mojarradi, and J. Neal, “Developing low-power transceiver technologies for in situ communication applications.” JPL Progress Report, Nov. 2001.
James B. Kuo and Ker-Wei Su, CMOS VLSI Engineering—Silicon-on-Insulator (SOI), Kluwer Academic Publishers, 1998.
B. Davari, R.H. Dennard, and G.G. Shahidi, “CMOS scaling for high performance and low power-the next ten years,” in Proceedings of the IEEE, vol. 83, 1995, pp. 595–606.
M. McMahan, et al, “Wireless systems and technology overview.” TI White Paper available at www.ti.com/sc/data/wireless/panos1.pdf.
H. Jin and C.A.T. Salama, “A 1-V, 1.9-GHz CDMA, CMOS on SOI, low noise amplifier,” in 2002 IEEE International SOI Conference, 2000, pp. 102–103.
Ali M. Niknejad and Robert G. Meyer, Design, Simulation and Applications of Inductors and Transformers for Si RF ICs. Kluwer Academic Publishers, Boston/Dordrecht, London, 2000.
Guillermo Gonzalez, Microwave Transistor Amplifiers, Prentice Hall, 1997.
E. Zencir, N.S. Dogan, and E. Arvas, “A low-power 435-MHz SOI CMOS LNA and mixer,” in IEEE MTT-S International Microwave Symposium Digest, vol. 1, 2003, pp. 555–558.
E. Zencir, T.H. Huang, N.S. Dogan, and E. Arvas, “A low-power UHF differential LNA in 0.35-μm SOI CMOS,” in IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, June 2003, pp. 111–114.
T. Lee, The Design of CMOS Radio Frequency Integrated Circuits. Cambridge University Press, 1998.
Robb A. Johnson, Paul R. de la Houssaye, et al, “Advanced thin-film Silicon-on-Sapphire technology: Microwave circuit applications.” IEEE Transactions on Electron Devices, vol. 45, no. 5, 1998, pp. 1047–1054.
A.N. Karanicolas, “A 2.7 V 900 MHz LNA and mixer,” in International Solid-State Circuits Conference Digest, 1995, pp. 50–51.
J.Y.-C. Chang, A.A. Abidi, and M. Gaitan, “Large suspended inductors on silicon and their use in a 2-μm CMOS RF Amplifier.” IEEE Electron Device Letters, vol. 14, pp. 246–248, 1993.
D.K. Shaeffer and T.H. Lee, “A 1.5-V, 1.5-GHz CMOS low-noise amplifier.” IEEE Journal of Solid-State Circuits, vol. 32, pp. 745–759, 1997.
A. Rofougaran, J.Y.-C. Chang, M. Rofougaran, and A.A. Abidi, “A 1-GHz CMOS RF Front-end IC for a direct-conversion wireless receiver.” IEEE Journal of Solid-State Circuits, vol. 31, pp. 880–889, 1996.
T. Huang, E. Zencir, N.S. Dogan, and E. Arvas, “A 435MHz high-gain low-power LNA in 0.35μm SOI CMOS,” in Proceedings of the Biennial University/Government/Industry Microelectronics Symposium, 2003, pp. 116–119.
S. Tadjpour, E. Cijvat, E. Hegazi, and A.A. Abidi, “A 900-MHz dual-conversion low-IF GSM receiver in 0.35-μm CMOS.” IEEE Journal of Solid-State Circuits, vol. 36, no. 12, pp. 1992–2002, 2001.
P.J. Sullivan, et al., “Low-voltage performance of microwave CMOS Gilbert cell mixer.” IEEE Journal of Solid State Circuits, vol. 32, pp. 1151–1155, 1997.
E. Grayver and B. Daneshrad, “A low-power all-digital FSK receiver for space applications.” IEEE Transactions on Communications, vol. 49, no. 5, pp. 911–921, 2001.