Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Phân tích độ nhạy nhiệt của transistor hiệu ứng trường hầm dielectrics pocket nguồn oxit lớp vật liệu đôi
Tóm tắt
Sự biến đổi của hiệu suất phụ thuộc vào nhiệt độ của một thiết bị điện tử là một trong những mối quan tâm lớn trong việc dự đoán các đặc tính điện thực tế của thiết bị khi khoảng cách năng lượng của vật liệu bán dẫn thay đổi theo nhiệt độ. Do đó, trong bài báo này, chúng tôi nghiên cứu tác động của các biến đổi nhiệt độ từ 300 đến 450K lên hiệu suất DC, hiệu suất tần số tương tự/đài phát thanh và tính tuyến tính của transistor hiệu ứng trường hầm oxit lớp vật liệu đôi (DMSGO-SDP-TFET). Trong mối liên quan này, một bộ mô phỏng thiết kế điện tử hỗ trợ máy tính (TCAD) được sử dụng để phân tích các thông số hiệu suất DC và tần số tương tự/đài phát thanh, chẳng hạn như nồng độ hạt tải, biến đổi năng lượng, tỷ lệ đường hầm giữa các băng, đặc tính $$I_\mathrm{DS}-V_\mathrm{GS}$$, transconductance ($$g_{m}$$), tần số cắt ($$f_{T}$$), sản phẩm độ lợi-băng thông, tần số dao động tối đa ($$f_{\max }$$), sản phẩm tần số transconductance và thời gian truyền ($$\tau $$), xem xét tác động của các biến đổi nhiệt độ. Hơn nữa, các thông số tính tuyến tính như transconductance bậc ba ($$g_{m3}$$), điểm giao nhau điện áp bậc ba (VIP3), điểm giao nhau đầu vào bậc ba (IIP3), và biến dạng tương hồi (IMD3) cũng được phân tích với các biến đổi nhiệt độ vì các thông số hiệu suất này rất quan trọng cho các ứng dụng tuyến tính và tần số tương tự/đài phát thanh. Hơn nữa, hiệu suất của DMSGO-SDP-TFET đề xuất được so sánh với transistor hiệu ứng trường hầm oxit lớp vật liệu đôi thông thường (DMSGO-TFET). Từ phân tích so sánh, trong khía cạnh phần trăm tính trên Kelvin, DMSGO-SDP-TFET thể hiện độ nhạy thấp hơn đối với biến đổi nhiệt độ. Do đó, DMSGO-SDP-TFET đề xuất là một ứng cử viên phù hợp cho ứng dụng chuyển mạch tiêu thụ điện năng thấp và cảm biến sinh học ở nhiệt độ cao hơn so với DMSGO-TFET thông thường.
Từ khóa
#transistor #hiệu ứng trường hầm #vật liệu bán dẫn #nhiệt độ #tính tuyến tính #tần số tương tựTài liệu tham khảo
Young, K.K.: Short-channel effect in fully-depleted SOI MOSFETs. IEEE Trans. Electron Devices 36(2), 399–402 (1989)
Bangsaruntip, S., Cohen, G.M., Majumdar, A., Sleight, J.W.: Universality of short-channel effects in undoped-body silicon nanowire MOSFETs. IEEE Trans. Electron Devices 31(9), 903–905 (2010)
Choi, W.Y., Park, B., Lee, J.D., Liu, T.K.: Tunneling field-effect transistors (TFETs) with subthreshold swing (SS) less than 60 mV/dec. IEEE Electron Device Lett. 28(8), 743–745 (2007)
Saurabh, S., Kumar, M.J.: Novel attributes of a dual material gate nanoscale tunnel field-effect transistor. IEEE Trans. Electron Devices 58(2), 404–410 (2010)
Pal, A., Sachid, A.B., Gossner, H., Rao, V.R.: Insights into the design and optimization of tunnel-FET devices and circuits. IEEE Trans. Electron Devices 58(4), 1045–1053 (2011)
Boucart, K., Ionescu, A.M.: Double gate tunnel FET with high k gate dielectric. IEEE Trans. Electron Devices 54(7), 1725–1733 (2007)
Ionescu, A.M., Riel, H.: Tunnel field-effect transistors as energy efficient electronic switches. Nature 479(7373), 329–337 (2011)
Lee, M.J., Choi, W.Y.: Effects of device geometry on hetero-gate-dielectric tunneling field-effect transistors. IEEE Electron Device Lett. 33(10), 1459–1461 (2012)
Jain, P., Prabhat, V., Ghosh, B.: Dual metal-double gate tunnel field-effect transistor with mono/hetero dielectric gate material. J. Comput. Electron. 14(2), 537–542 (2015)
Kale, S., Kondekar, P.N.: Charge plasma-based source/drain engineered Schottky Barrier MOSFET: Ambipolar suppression and improvement of the RF performance. Superlattices Microstruct. 113, 799–809 (2018)
Vijayvargiya, V., Vishvakarma, S.K.: Effect of drain doping profile on double-gate tunnel field-effect transistor and its influence on device RF performance. IEEE Trans. Nanotechnol. 13(5), 974–981 (2014)
Vivek Anand, I., Arun Samuel, T.S., Vimala, P.: Modeling and simulation of a dual-material asymmetric heterodielectric-gate TFET. J. Comput. Electron. 19, 1450–1462 (2020). https://doi.org/10.1007/s10825-020-01563-w
Raad, B.R., Sharma, D., Nigam, K., Kondekar, P.: Group III-V ternary compound semiconductor materials for unipolar conduction in tunnel field-effect transistors. J. Comput. Electron. 16(1), 24–29 (2017)
Kale, S., Kondekar, P.N.: Ferroelectric Schottky barrier tunnel FET with gate-drain underlap: Proposal and investigation. Superlattices Microstruct. 89, 225–230 (2016)
Kondekar, P.N., Nigam, K., Pandey, S., Sharma, D.: Design and analysis of polarity controlled electrically doped tunnel FET with bandgap engineering for analog/RF applications. IEEE Trans. Electron Devices 64(2), 412–418 (2017)
Loan, S.A., Rafat, M.: A high-performance inverted- C tunnel junction FET with source-channel overlap pockets. IEEE Trans. Electron Devices 65(2), 763–768 (2018)
Kale, S., Kondekar, P.N.: Design and investigation of dielectric engineered dopant segregated Schottky Barrier MOSFET With NiSi source/drain. IEEE Trans. Electron Devices 64(11), 4400–4407 (2017)
Rawat, G., Talukdar, J., Mummaneni, K.: A Novel Extended Source TFET with \(\delta \)p\(^+\) - SiGe Layer. Silicon 12, 2273–2281 (2020)
Kumar, S., Singh, S., Nigam, K., Tikkiwal, V.A.: Dual material dual-oxide dual-gate TFET for improvement in DC characteristics, analog/RF and linearity performance. Appl. Phys. A 125(5), 3531–3538 (2019)
Joshi, T., Singh, Y., Singh, B.: Extended-source double-gate tunnel FET with improved DC and analog/RF performance. IEEE Trans. Electron Devices 67(4), 1873–1879 (2020)
Nigam, K.: Low-K dielectric pocket and workfunction engineering for DC and analog/RF performance improvement in dual material stack gate oxide double gate TFET. Silicon 13, 2347–2356 (2020)
Chandan, B.V., Gautami, M., Nigam, K., Sharma, D., Tikkiwal, V.A., Yadav, S., Kumar, S.: Impact of a metal-strip on a polarity-based electrically doped TFET for improvement of DC and analog/RF performance. J. Comput. Electron. 18(1), 76–82 (2018)
Raad, B.R., Nigam, K., Sharma, D., Kondekar, P.: Dielectric and work function engineered TFET for ambipolar suppression and RF performance enhancement. Electron. Lett. 52(9), 770–772 (2016)
Nigam, K., Kondekar, P.N., Sharma, D.: Approach for ambipolar behavior suppression in tunnel FET by workfunction engineering. IET Micro Nano Lett. 11(8), 460–464 (2016)
Nigam, K., Pandey, S., Kondekar, P., Sharma, D., Parte, P.K.: A barrier controlled charge plasma-based TFET with gate engineering for ambipolar suppression and RF/linearity performance improvement. IEEE Trans. Electron Devices 64(6), 2751–2757 (2017)
Madan, J., Chaujar, R.: Temperature-associated reliability issues of heterogeneous gate dielectric gate all around Tunnel FET. IEEE Trans. Nanotechnol. 17(1), 41–48 (2018)
Paras, N., Chauhan, S.S.: Temperature sensitivity analysis of vertical tunneling based dual metal Gate TFET on analog/RF FOMs. Appl. Phys. A 125, 316 (2019)
Nigam, K., Pandey, S., Kondekar, P.N., Sharma, D., Parte, P.K.: Temperature sensitivity analysis of polarity controlled electrostatically doped tunnel field-effect transistor. Superlattices Microstruct. 97, 598–605 (2016)
Singh, P., Yadav, D.S.: Impact of temperature on analog/RF, linearity and reliability performance metrics of tunnel FET with ultra-thin source region. Appl. Phys. A 127, 1–15 (2020)
Kumar, S.: Temperature dependence of analogue/RF performance, linearity, and harmonic distortion for dual-material gate-oxide-stack double-gate TFET. IET Circuits Devices Syst. (2021). https://doi.org/10.1049/cds2.12049
Ghosh, P., Haldar, S., Gupta, R.S., Gupta, M.: An investigation of linearity performance and intermodulation distortion of GME CGT MOSFET for RFIC design. IEEE Trans. Electron Devices 59(12), 3263–3268 (2012)
Varshni, Y.P.: Temperature dependence of the energy gap in semiconductors. Physica 34(1), 149–154 (1967)
Tripathy, M.R., Singh, A.K., Baral, K., Singh, P.K., Jit, S.: III-V/Si staggered heterojunction-based source-pocket engineered vertical TFETs for low power applications. Superlattice Microstruct. 142, 106494 (2020)
Shaikh, M.R.U., Loan, S.A.: drain-engineered TFET with fully suppressed ambipolarity for high-frequency application. IEEE Trans. Electron Devices 66(4), 1628–1634 (2019)
Yadav, S., Sharma, D., Soni, D., Aslam, M.: Controlling ambipolarity with improved RF performance by drain/gate work function engineering and using high K dielectric material in electrically doped TFET: proposal and optimization. J. Comput. Electron. 16, 721–731 (2017)
Chauhan, S.S.: Design of double gate vertical tunnel field-effect transistor using HDB and its performance estimation. Superlattice Microstruct. 117, 1–8 (2018)