Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Liên kết dạng rắn của chip silicon với các nền đồng sử dụng bạc có lỗ hổng
Tóm tắt
Chíp silicon (Si) được liên kết với nền đồng (Cu) bằng cách sử dụng lớp bạc (Ag) 10 µm làm môi trường liên kết. Không sử dụng hàn hoặc chất hàn. Việc liên kết được thực hiện qua cơ chế liên kết trạng thái rắn. Lớp Ag được mạ trước lên chíp Si đã được phủ crom và vàng. Các chíp Si sau đó được liên kết với nền Cu ở nhiệt độ 300 °C với áp lực tĩnh từ 600–1000 psi (6,9 MPa) trong 5 phút ở chân không 0,1 torr. Để hỗ trợ sự biến dạng và dòng chảy của lớp Ag trong quá trình liên kết, một dãy các lỗ được tạo ra trong lớp Ag. Nhờ có các lỗ này, áp lực liên kết có thể được giảm xuống 600 psi (4,1 MPa). Mặc dù có sự khác biệt đáng kể về hệ số giãn nở nhiệt (CTE) giữa Si và Ag, không có mẫu nào bị gãy. Hình ảnh chụp vi mô mặt cắt cho thấy lớp Ag trên chíp Si được liên kết chắc chắn với nền Cu mà không có khoảng trống. Thử nghiệm cắt được thực hiện trên sáu mẫu. Lực bẻ gãy của năm mẫu đạt yêu cầu MIL-STD-883H. Phân tích gãy cho thấy chỉ có 6,2–7,5 % bề mặt lớp Ag trên thực tế được liên kết với nền Cu. Còn nhiều cơ hội để cải thiện nhằm tăng cường lực bẻ gãy.
Từ khóa
#Liên kết trạng thái rắn #chíp silicon #nền đồng #lớp bạc #độ giãn nở nhiệtTài liệu tham khảo
M.G. Pecht, R. Agarwal, P. McCluskey, T. Dishongh, S. Javadpour, R. Mahajan, Zeroth-level packaging materials, in Electronic Packaging: Materials and Their Properties (CRC Press LLC, Washington, DC, 1999)
K.J. Puttlitz, K.A. Stalter, Handbook of Lead-Free Solder Technology for Microelectronic Assemblies (Marcel Dekker, Inc., New York, 2004), pp. 1–48
T. Wang, X. Chen, G.Q. Lu, G.Y. Lei, Low-temperature sintering with nano-silver paste in die-attached interconnection. J. Electron. Mater. 36(10), 1333–1340 (2007)
J.G. Bai, T.G. Lei, J.N. Calata, G.Q. Lu, Control of nanosilver sintering attained through organic binder burnout. J. Mater. Res. 22(12), 3494–3500 (2007)
C.C. Lee, L. Cheng, The quantum theory of solid-state atomic bonding, in IEEE Electronic Components and Technology Conference (ECTC), Orlando, FL, May 2014, pp. 1335–1341
C.C. Lee, D.T. Wang, W.S. Choi, Design and construction of a compact vacuum furnace for scientific research. Rev. Sci. Instrum. 77(12), 125104-1–125104-5 (2006)
J.P.M. Clech, J.A. Augis, Surface mount attachment reliability and figures of merit for design for reliability, in Solder Joint Reliability Theory and Applications, ed. by J.H. Lau (Van Nostrtand, New York, 1991), pp. 588–613
P.L. Hacke, A.F. Sprecher, H. Conrad, Thermomechanical fatigue of 63Sn–37Pb solder joints, in Thermal Stress and Strain in Microelectronics Packaging, ed. by J.H. Lau (Van Nostrtand, New York, 1993), pp. 467–499
Department of Defense Test Method Standard, Microcircuits, MIL-STD-883H Method 2019.8 [Online]. http://www.everyspec.com/MIL-STD/MIL-STD-0800–0899/MIL-STD-883H_21092/