Low-power scan testing and test data compression for system-on-a-chip

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems - Tập 21 Số 5 - Trang 597-604 - 2002
Anshuman Chandra1, Krishnendu Chakrabarty2
1Dept. of Electr. & Comput. Eng., Duke Univ., Durham, NC, USA#TAB#
2Department of Electrical & Computer Engineering, Duke University, Durham, NC, USA

Tóm tắt

Từ khóa


Tài liệu tham khảo

10.1109/VTEST.2000.843824

10.1109/43.875306

10.1109/TEST.1998.743187

10.1109/VTEST.2000.843836

10.1145/371254.371258

10.1145/337292.337531

10.1109/DAC.1997.597219

10.1023/A:1008384201996

10.1109/VTEST.1999.766654

10.1109/TEST.1998.743186

10.1109/TEST.1999.805617

10.1109/92.585217

10.1109/VTEST.1999.766696

10.1109/TEST.1999.805616

10.1109/DAC.1997.597219

10.1109/VTEST.2000.843823

10.1109/VTEST.1993.313316

10.1109/TEST.1998.743146

10.1109/43.736572

10.1109/VTEST.2000.843834

10.1109/54.953275

10.1109/43.913754

10.1109/VTS.2001.923416

10.1109/DATE.2001.915015

10.1109/ICCAD.1998.144279

Thông tin
Thông tin xuất bản

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems

Tập 21 Số 5

597-604

Thông tin tác giả