Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Kiểm tra I DDQ trong ASIC kỹ thuật số CMOS
Tóm tắt
Kiểm tra I DDQ với đơn vị đo lường độ chính xác (PMU) đã được sử dụng để loại bỏ các sự cố hỏng ban đầu do các ASIC kỹ thuật số CMOS trong sản phẩm của chúng tôi. Phân tích sự cố của các bộ phận bị từ chối cho thấy rằng các lỗi nối cầu do hạt gây ra không được phát hiện trong các thử nghiệm đầu vào được tạo ra bởi việc sinh thử nghiệm tự động (ATG) cho các lỗi dừng tại (SAF). Tỷ lệ bao phủ thử nghiệm SAF tiêu chuẩn 99,6% cần thiết để phát hành một thiết kế cho sản xuất là không đủ! Bài báo này cho thấy cách kiểm tra I DDQ và các cải tiến trong quy trình nhà cung cấp đã ảnh hưởng đến tỷ lệ hỏng hóc ban đầu của chúng tôi trong suốt ba năm. Một phân phối đo lường I DDQ điển hình, ảnh hưởng của việc kiểm tra I DDQ liên tiếp và các ví dụ về các khiếm khuyết được tìm thấy được trình bày. Các tác động của việc bao phủ lỗi thấp hơn 99,6% sau khi thực hiện kiểm tra I DDQ được xem xét. Các phương pháp được sử dụng để thiết lập giới hạn kiểm tra I DDQ và thực hiện kiểm tra I DDQ với thử nghiệm ATG hiện có cũng được bao gồm. Bài báo này là một phiên bản sửa đổi của một bài trình bày tại Hội nghị Kiểm tra Quốc tế [1].
Từ khóa
#I DDQ #kiểm tra ASIC kỹ thuật số #quy trình cải tiến của nhà cung cấp #lỗi hỏng ban đầu #phân tích sự cố.Tài liệu tham khảo
R. Perry, “I DDQ testing in CMOS digital ASIC's—putting it all together,” Int. Test Conf., pp. 151–157, September, 1992.
P. Maxwell, R. Aitken, V. Johansen, and I. Chiang, “The effect of different test sets on quality level prediction: When is 80% better than 90%?,” Int. Test Conf., pp. 358–364, October 1991.
T. Storey and W. Maly, “CMOS bridging fault detection,” Int. Test Conf., pp. 842–851, September 1990.
R. Fritzemeier, J. Soden, R. Treece, and C. Hawkins, “Increased CMOS IC stuck-at fault coverage with reduced I DDQ test sets,” Int. Test Conf. pp. 427–433, September 1990.
F. Ferguson, M. Taylor, and T. Larrabee, “Testing for parametric faults in static CMOS circuits,” Int. Test Conf., pp. 436–443, September 1990.
J. Acken, “Testing for bridging faults (shorts) in CMOS circuits,” Des. Auto. Conf., pp. 717–718, June 1983.