Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Kiến trúc tính toán nhanh với độ phức tạp thấp và thời gian thực cho H.264/AVC dự đoán nội bộ
Tóm tắt
Bài báo này trình bày một kiến trúc tính toán nhanh và có độ phức tạp thấp để thực hiện việc tính toán các khối độ sáng 16 × 16 và các khối độ màu 8 × 8 cho dự đoán nội bộ H.264. Để tiết kiệm các phép toán số học và tăng tốc độ xử lý, chúng tôi đề xuất một kiến trúc dựa trên tính toán tái sử dụng mà không cần bộ nhân. Tính toán dựa trên tâm được sử dụng để tạo ra các điểm ảnh theo chế độ mặt phẳng bằng cách sử dụng hai lõi song song và kiến trúc này được triển khai với bốn đầu vào song song và hai đầu ra song song để đạt được tốc độ xử lý cao. Kiến trúc này là một cấu trúc có thể cấu hình, có khả năng tính toán các tham số và tạo ra các điểm ảnh dự đoán trong chế độ DC và mặt phẳng chỉ trong 239 chu kỳ trong quá trình xử lý các khối YUV. Dự đoán tốc độ cao cho mã hóa H.264 đáp ứng yêu cầu cho HDTV thời gian thực.
Từ khóa
#H.264 #AVC #dự đoán nội bộ #kiến trúc tính toán #tốc độ xử lý caoTài liệu tham khảo
ITU-TRec.H.264/ISO/IEC14496-10AVC in Joint Video Team (JVT) of ISO/IECMPE Gand ITU-TVCEG, JVT G050, (2003)
Parlak, M., Adibelli, Y., Hamzaoglu, I.: A novel computational complexity and power reduction technique for H.264 intra prediction. IEEE Trans Consumer Electron. 54(4), 2006–2014 (2008)
Hsia, S.-C., Chou, Y.-C.: Fast intra-prediction with near pixel correlation approach for H.264/AVC System. IET (IEE) Image Process 2(4 ), 185–193 (2008)
Sahin, E., Hamzaoglu, I.: An efficient hardware architecture for H.264 intra prediction algorithm. Design, automation and test in Europe Conference, April (2007)
Lin, H.Y., Wu, K.H., Liu, B.D., Yang, J.F.: An efficient VLSI architecture for transform-based intra prediction in H.264/AVC. IEEE Trans. Circuit Syst. Video Technol. 20(6), 894–906 (2010)
Wang, J.C., Wang, J.F., Yang, J.F., Chen, J.T.: A fast mode decision algorithm and its VLSI design for H.264/AVC intra-prediction. IEEE Trans. Circuits Syst. Video Technol. 17(10), 1414–1422 (2007)
Xu, K., Choy, C.S.: A power-efficient and self-adaptive prediction engine for H.264/AVC decoding. IEEE Trans. VLSI Syst. 16(3), 302–313 (2008)
Palnitkar, S.: Veriolg HDL. Prentice Hall, Nj07458 (1996)
Xilinx Corp. Web., http://www.xilinx.com. Accessed 2 March 2012