Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Kiểm soát tính đa cực với hiệu suất RF cải thiện bằng cách kỹ thuật chức năng công việc của điện áp/drain và sử dụng vật liệu dielectrics cao $$\kappa$$ trong TFET được pha tạp điện: đề xuất và tối ưu hóa
Tóm tắt
Bài báo này đề xuất một cấu trúc thiết bị mới của TFET (Transistor hiệu ứng trường hầm) được pha tạp điện với việc kỹ thuật chức năng công việc của điện áp/drain bằng cách sử dụng vật liệu dielectrics dị thể để ngăn chặn hành vi đa cực trong khi cải thiện các đặc tính DC và RF. Để thực hiện điều này, một cấu trúc loại P-I-N đã được hình thành trên một wafer silicon nội tại bằng cách áp dụng điện áp âm và dương để tạo ra các vùng nguồn và drain, tương ứng. Việc hình thành các vùng nguồn và drain theo khái niệm pha tạp điện là cần thiết để giảm biến động pha tạp ngẫu nhiên và độ phức tạp trong quy trình chế tạo. Để ngăn chặn hành vi đa cực, điện cực drain được chia thành hai chức năng kim loại khác nhau ($$\phi _\mathrm{DE1} < \phi _\mathrm{DE2}$$), điều này làm thay đổi nồng độ mang điện và tăng rào cản hầm tại giao diện drain/kênh. Do đó, sự điều chỉnh được đề xuất về mặt chức năng công việc kép tại cực drain cung cấp hiệu suất tốt hơn trong việc ngăn chặn dẫn điện âm (dòng điện đa cực) và điện dung tạp. Tuy nhiên, sự hiện diện của chức năng công việc kép tại điện cực drain gây ra sự suy thoái trong dòng điện trạng thái BẬT và các chỉ số RF. Để giải quyết những vấn đề này, điện cực cửa kiểm soát cũng được chia thành hai chức năng công việc khác nhau và sử dụng vật liệu dielectrics cửa dị thể, trong đó chức năng công việc của cổng gần với giao diện nguồn/kênh lớn hơn chức năng công việc của cổng gần với giao diện drain/kênh. Điều này hỗ trợ việc hầm hóa của các mang điện tại khớp nguồn/kênh và cải thiện dòng điện trạng thái BẬT với hiệu suất RF. Ngoài ra, việc sử dụng vật liệu dielectrics cửa dị thể còn mang lại sự cải thiện hơn nữa trong hành vi DC và tần số cao của thiết bị.
Từ khóa
Tài liệu tham khảo
Ionescu, A.M., Riel, H.: Tunnel field-effect transistors as energy-efficient electronic switches. Nature/em 479(7373), 329–337 (2010)
Choi, W.Y., Park, B.-G., Lee, J.D., Liu, T.-J.K.: Tunneling field-effect transistor (TFETs) with subthreshold swing (SS) less than 60 mV/Dec. IEEE Electron Device Lett. 28(8), 743–745 (2007)
Koswatta, S.O., Lundstrom, M.S., Nikonov, D.E.: Performance comparison between p–i–n tunneling transistors and conventional MOSFETs. IEEE Trans. Electron Devices 56(3), 456–465 (2007)
Damrongplasit, N., Shin, C., Kim, S.H., Vega, R.A., Liu, T.J.K.: Study of random dopant fluctuation effects in germanium-source tunnel FETs. IEEE Trans. Electron Devices 58(10), 3541–3548 (2011)
Chiang, M.-H., Lin, J.-N., Kim, K., Chuang, C.-T.: Random dopant fluctuation in limited-width FinFET technologies. IEEE Trans. Electron Devices 54(8), 2055–2060 (2007)
Royer, C.L., Mayer, F.: Exhaustive experimental study of tunnel field effect transistors (TFETs): from materials to architecture. In: Proceedings of the 10th International Conference Ultimate Integration of Silicon, pp. 53–56. (2009)
Jhaveri, R., Nagavarapu, V., Woo, J.C.S.: Effect of pocket doping and annealing schemes on the source-pocket tunnel field-effect transistor. IEEE Trans. Electron Devices 58(1), 80–86 (2011)
Damrongplasit, N., Kim, S.H., Liu, T.-J.K.: Study of random dopant fluctuation induced variability in the raised-Ge-source TFET. IEEE Electron Device Lett. 34(2), 184–186 (2013)
Nadda, K., Kumar, M.J.: Thin-film bipolar transistors on recrystallized polycrystalline silicon without impurity doped junctions: proposal and investigation. J. Disp. Technol. 10(7), 590–594 (2014)
Kumar, M.J., Nadda, K.: Bipolar charge-plasma transistor: a novel three terminal device. IEEE Trans. Electron Devices 59(4), 962–967 (2012)
Ghosh, B., Akram, M.W.: Junctionless tunnel field effect transistor. IEEE Electron Device Lett. 34(5), 584–586 (2013)
Nigam, K., Kondekar, P., Sharma, D.: A new approach for design and investigation of junction-less tunnel FET using electrically doped mechanism. Superlattices Microstruct. 98(5), 1–7 (2016)
Gundapaneni, S., Bajaj, M., Pandey, R.K., Murali, K.V.R., Ganguly, S., Kottantharayil, A.: Effect of band-to-band tunneling on junctionless transistors. IEEE Trans. Electron Devices 59(4), 1023–1029 (2012)
Colinge, J.-P., Lee, C.-W., Afzalian, A., Akhavan, N.D., Yan, R., Ferain, I., Razavi, P.: Nanowire transistors without junctions. Nat. Nanotechnol. 5(3), 225–229 (2010)
Kumar, M., Jit, S.: Effects of electrostatically doped source/drain and ferroelectric gate oxide on subthreshold swing and impact ionization rate of strained-Si-on-insulator tunnel field-effect transistors. IEEE Trans. Nanotechnol. 14(4), 597–599 (2015)
Lahgere, A.: Electrically doped dynamically configurable field-effect transistor for low-power and high-performance applications. Electron. Lett. 51(16), 1284–1286 (2015)
Lahgere, A., Sahu, C., Singh, J.: PVT-aware design of dopingless dynamically configurable tunnel FET. IEEE Trans. Electron Devices 62(8), 2404–2409 (2015)
Nigam, K., Kondekar, P.: DC characteristics and analog/RF performance of novel polarity control GaAs-Ge based tunnel field effect transistor. Superlattices Microstruct. 92, 224–231 (2016)
Kumar, M.J., Janardhanan, S.: Doping-less tunnel field effect transistor: design and investigation. IEEE Trans. Electron Devices 60(10), 3285–3290 (2013)
Boucart, K., Ionescu, A.M.: Double-gate tunnel FET with high-k gate dielectric. IEEE Trans. Electron Devices 54(7), 1725–1733 (2007)
Ahish, S., Sharma, D., Kumar, Y.B.N., Vasantha, M.H.: Performance enhancement of novel InAs/Si hetero double-gate tunnel FET using Gaussian doping. IEEE Trans. Electron Devices 63(1), 288–295 (2016)
Raad, B.R., Sharma, D., Kondekar, P.: Dual workfunction tunnel field-effect transistor with shifted gate for ambipolar suppression and ON current improvement. In: IEEE, ICCTICT. (2016)
Nigam, K., Pandey, S.: Temperature sensitivity analysis of polarity controlled electrostatically doped tunnel field-effect transistor. Superlattices Microstruct. 97, 598–605 (2016)
ATLAS Device Simulation Software. Silvaco Int., Santa Clara (2014)
Goswami, Y., Ghosh, B., Asthana, P.K.: Analog performance of Si junctionless tunnel field effect transistor and its improvisation using II–IV semiconductor. R. Soc. Chem. 4, 10761–10765 (2014)
Asthana, P.K., Ghosh, B., Goswami, Y., Tripathi, B.M.M.: High-speed and low-power ultradeep-submicrometer IIIV heterojunctionless tunnel field-effect transistor. IEEE Trans. Electron Devices 61(2), 479–486 (2014)
Wheeler, D., et al.: Deposition of HfO\(_{2}\) on InAs by atomic-layer deposition. Microelectron. Eng. 86, 1561–1563 (2009)
Ana, F., Najeeb-ud-din: Gate workfunction engineering for deep sub-micron MOSFETs: motivation, features and challenges. IJECT 2, 2230–9543 (2011)
Hussain, M.M. et al.: Dual work function high-k/metal gate CMOS FinFETs. In: IEEE Conference. (2007)
Lin, R., Lu, Q., Ranade, P., King, T.-J., Hu, C.: An adjustable workfunction technology using Mo gate for CMOS devices. IEEE Electron Device Lett. 23(1), 4951 (2002)
Polishchuk, I., Ranade, P., King, T.-J., Chenming, H.: Dual work function metal gate CMOS transistors by NiTi interdiffusion. IEEE Electron Device Lett. 23(4), 200–202 (2002)
Cho, S., Lee, J.S., Kim, K.R., Park, B.G., Harris, J.S., Kang, I.M.: Analyses on small-signal parameters and radio-frequency modeling of gate-all-around tunneling field-effect transistors. IEEE Trans. Electron Devices 58(12), 4164–4171 (2011)
Yang, Y., Tong, X., Yang, L.T., Guo, P.-F., Fan, L., Yeo, Y.-C.: Tunneling field-effect transistor: capacitance components and modeling. IEEE Electron Device Lett. 31(7), 752–754 (2010)
Singh, M., Mishra, S., Mohanty, S.S., Mishra, G.P.: Performance analysis of SOI MOSFET with rectangular recessed channel. Adv. Nat. Sci. Nanosci. Nanotechnol. 7(1), 8 (2016)
Madan, J., Chaujar, R.: Interfacial charge analysis of heterogeneous gate dielectric-gate all around-tunnel FET for improved device reliability. IEEE Trans. Device Mater. Reliab. 16(2), 227–234 (2016)