Kiến trúc mảng nhịp cho biến đổi sin rời rạc

IEEE Transactions on Signal Processing - Tập 50 Số 9 - Trang 2347-2354 - 2002
D.F. Chiper1, M.N.S. Swamy2, M.O. Ahmad2, T. Stouraitis3
1Department of Applied Electronics, Technical University E2809CGheorghe AsachiE2809D of Iasi, Iasi, Romania
2Center for Signal Processing and Communications, Department of Electrical and Computer Engineering, Concordia University, Montreal, QUE, Canada
3Department of Electrical and Computer Engineering, University of Patras, Patras, Greece

Tóm tắt

Bài báo trình bày một phương pháp hiệu quả để thiết kế kiến trúc tích hợp quy mô rất lớn (VLSI) và một sơ đồ cho việc triển khai biến đổi sin rời rạc (DST), dựa trên một phương pháp phân rã thích hợp sử dụng tương quan vòng. Thiết kế được đề xuất sử dụng một cách tái cấu trúc hiệu quả để tính toán DST thành hai tương quan vòng có cấu trúc tương tự và chỉ bằng một nửa chiều dài của biến đổi gốc; các tương quan này có thể được tính toán đồng thời và ánh xạ vào cùng một mảng nhịp. Cải tiến đáng kể về tốc độ tính toán có thể đạt được với chi phí vào-ra (I/O) thấp và độ phức tạp phần cứng thấp, vẫn giữ lại tất cả các lợi ích khác của các triển khai VLSI của các biến đổi rời rạc, sử dụng cấu trúc tương quan vòng hoặc cấu trúc tích chập tuần hoàn. Những đặc điểm này được chứng minh bằng cách so sánh thiết kế được đề xuất với một số sơ đồ đã được báo cáo trước đó.

Từ khóa

#Mảng nhịp #Biến đổi rời rạc #Tích hợp quy mô rất lớn #Phần cứng #Biến đổi cosin rời rạc #Tính toán đồng thời #Tích chập #Thuật toán xử lý tín hiệu #Xử lý tín hiệu #Biến đổi Fourier rời rạc

Tài liệu tham khảo

chiper, 1996, Parallel structures used in digital signal processing 10.1109/ISCAS.1988.15395 10.1109/78.80779 chiper, 1997, a new unified array architecture for discrete cosine and sine transforms, Turkish J Elect Eng Comput Sci, 5, 175 10.1049/el:19951254 pan, 1997, unified systolic array for computation of dct/dst/dht, IEEE Trans Circuits Syst for Video Tech, 7, 413, 10.1109/76.564119 10.1109/78.285671 10.1109/76.340198 10.1109/82.363541 10.1109/76.486423 10.1109/82.663802 malvar, 1992, Signal Processing with Lapped Transforms 10.1109/TSP.1993.193173 rader, 1968, discrete fourier transforms when the number of data samples is prime, Proceedings of the IEEE, 56, 1107, 10.1109/PROC.1968.6477 10.1109/MC.1982.1653825 10.1109/53.29648 jain, 1989, Fundamentals of Digital Image Processing 10.1109/TCOM.1976.1093409 kung, 1988, VLSI Array Processors 10.1109/82.839667 britanak, 2000, dct/dst universal computation structure and its impact on vlsi design, IEEE DSP Workshop 10.1109/76.143413 10.1109/81.250161 10.1109/76.388064 fang, 1999, unified fully-pipelined implementations of one- and two-dimensional real discrete trigonometric transforms, IEICE Trans Fund Electron Commun Comput Sci, e82 a, 2219 10.1109/ISCAS.1997.621569