Nội dung được dịch bởi AI, chỉ mang tính chất tham khảo
Thiết kế nén mã nhạy cảm với năng lượng cho kiến trúc RISC/VLIW
Tóm tắt
Chúng tôi đã nghiên cứu kiến trúc của các hệ thống máy tính nhúng từ góc độ tiêu thụ năng lượng trong các hệ thống bộ nhớ và sử dụng phương pháp nén mã chọn lọc (SCC) để hiện thực hóa thiết kế của mình. Dựa trên thuật toán nén LZW (Lempel-Ziv-Welch), chúng tôi đề xuất một phương pháp nén và giải nén mới hiệu quả về chi phí. Mục tiêu của nghiên cứu của chúng tôi là phát triển một phương pháp SCC mới với chính sách quyết định mở rộng dựa trên dự đoán tiêu thụ năng lượng. Phương pháp giải nén của chúng tôi cần phải được triển khai dễ dàng trong phần cứng và hợp tác với bộ xử lý nhúng. Việc triển khai phần cứng của động cơ giải nén sử dụng mô hình TSMC 0.18 μm-2p6m và thư viện dựa trên tế bào của nó. Để tính toán tiêu thụ năng lượng chính xác hơn, chúng tôi đã sử dụng phương pháp phân tích tĩnh để ước lượng chi phí năng lượng của động cơ giải nén. Chúng tôi cũng đã sử dụng các khối nhánh kích thước biến và xem xét một số đặc điểm của bộ xử lý từ khóa rất dài (VLIW) cho việc nén của chúng tôi, bao gồm kỹ thuật song song hóa cấp lệnh (ILP) và lập lịch lệnh. Các phương pháp nén mã của chúng tôi không chỉ giới hạn ở các máy VLIW, mà còn có thể được áp dụng cho các loại kiến trúc máy tính RISC khác.
Từ khóa
#nén mã #tiêu thụ năng lượng #hệ thống máy tính nhúng #VLIW #RISCTài liệu tham khảo
Benini, L., Menichelli, F., Olivieri, M., 2004. A class of code compression schemes for reducing power consumption in embedded microprocessor systems. IEEE Trans. Comput., 53(4):467–482. [doi:10.1109/TC.2004.1268 405]
Bonny, T., Henkel, J., 2009. LICT: Left-Uncompressed Instructions Compression Technique to Improve the Decoding Performance of VLIW Processors. ACM Design Automation Conf., p.903–906.
Brooks, D., Tiwari, V., Martonosi, M., 2000. Wattch: a framework for architectural-level power analysis and optimizations. ACM SIGARCH Comput. Archit. News, 28(2):83–94. [doi:10.1145/342001.339657]
Burger, D., Austin, M., 1994. SimpleScalar User’s Guide: the SimpleScalar Tool Set, Version 2.0.
Cuppu, V., 1999. Cycle Accurate Simulator for TMS320C62x, 8 Way VLIW DSP Processor. University of Maryland, College Park.
IBM, 1998. PowerPC Code Compression Utility User’s Manual, Version 3.0.
Lefurgy, C., Bird, P., Chen, I., Mudge, T., 1997. Improving Code Density Using Compression Techniques. Proc. 30th Annual Int. Symp. on Microarchitecture, p.194–203. [doi:10.1109/MICRO.1997.645810]
Lekatsas, H., Wolf, W., 1999. SAMC: a code compression algorithm for embedded processors. IEEE Trans. Comput.-Aid. Des. Integr. Circ. Syst., 18(12):1689–1701. [doi:10.1109/43.811316]
Liao, S., Devadas, S., Keutzer, K., 1995. Code Density Optimization for Embedded DSP Processors Using Data Compression Techniques. Conf. on Advanced Research in VLSI, p.272–285.
Lin, C.H., Xie, Y., Wolf, W., 2004. LZW-Based Code Compression for VLIW Embedded Systems. Design, Automation and Test in Europe Conf. and Exposition, p.76–81.
Lin, C.H., Xie, Y., Wolf, W., 2007. Code compression for VLIW embedded systems using a self-generating table. IEEE Trans. VLSI Syst., 15(10):1160–1171. [doi:10.1109/TVLSI.2007.904097]
Netto, E.W., Azevedo, R., Centoducatte, P., Araujo, G., 2004. Multi-profile Based Code Compression. ACM Design Automation Conf., p.244–249.
Segars, S., Clarke, K., Goudge, L., 1995. Embedded controlproblems, Thumb and the ARM7TDMI. IEEE Micro, 15(5):22–30. [doi:10.1109/40.464580]
Seong, S., Mishra, P., 2008. A bitmask-based code compression technique for embedded systems. IEEE Trans. Comput., 27(4):673–685.
Synopsys, 2006. PrimePower Manual, Version Y-2006.06.
Synopsys, 2007a. Design Compiler Reference Manual: Constraints and Timing, Version A-2007.12.
Synopsys, 2007b. Astro User Guide, Version Z-2007.03.
Synplicity, 2005. Synplicity FPGA Synthesis Synplify, Synplify Pro, Synplify Premier, and Synplify Premier with Design Planner: User Guide.
TI, 2006. TMS320C62xx CPU and Instruction Set: Reference Guide, SPRU731.
TI, 2008a. TMS320C64x/C64x+ DSP CPU and Instruction Set: Reference Guide, SPRU732H.
TI, 2008b. TMS320C6000 Optimizing Compiler v6.1: User’s Guide, SPRU1870.
Wolfe, A., Chanin, A., 1992. Executing Compressed Programs on an Embedded RISC Architecture. Int. Symp. on Microarchitecture, p.81–91.
Xie, Y., Wolf, W., Lekatsas, H., 2002. Code Compression for VLIW Using Variable-to-Fixed Coding. ACM Int. Symp. on System Synthesis, p.138–143.
Xie, Y., Wolf, W., Lekatsas, H., 2003. Profile-Driven Selective Code Compression. Design, Automation and Test in Europe Conf. and Exposition, p.462–467.
Yang, L., Zhang, T., Wang, D., Hou, C., 2009. Optimal-Partition Based Code Compression for Embedded Processor. IEEE 8th Int. Conf. on ASIC, p.87–90. [doi:10.1109/ASICON.2009.5351601]